[VHDL编程] mc8051_MYdemo

说明： 51IP核一些资料， 很好可以根据自己的需要进行定制，方便自己设计。-51IP Nuclear some information, well you can customize according to their own needs to facilitate own design.
<李小虎> 在 2025-12-20 上传 | 大小：5.19mb | 下载：0

[VHDL编程] SDcard

说明：fpga关于SD卡存储的程序，可以做出来的，很好-fpga program stored on the SD card, you can do things, very good
<李小虎> 在 2025-12-20 上传 | 大小：40kb | 下载：0

[VHDL编程] FPGAPLL

说明：FPGA做的PLL 可以使用，比软件自带的省一些资源-PLL can be used FPGA to do more than the software comes with some of the resources of the province,
<李小虎> 在 2025-12-20 上传 | 大小：110kb | 下载：0

[VHDL编程] Lock

说明：密码锁，本设计是根据小区的门，来设计的。这个设计，可以减少一个保安，什么的。具有使用价值。-Lock, the design is based on cell doors, to design. This design can reduce a security, or something. Has a value.
<红儿> 在 2025-12-20 上传 | 大小：1.14mb | 下载：0

[VHDL编程] vhdl_jk

说明：本程序通过使用vhdl语言描述JK触发器，实现了JK触发器的四个工作状态，进而我们可以将其应用到其他使用JK触发器的电路中-The procedure by using vhdl language to describe the JK flip-flop, JK flip-flop realized the four working state, then we can apply it to others using the JK flip-flop circuit
<刘轶龙> 在 2025-12-20 上传 | 大小：197kb | 下载：0

[VHDL编程] add

说明：实现加法、减法及循环累加运算，同时有溢出判断的verilog程序，已经验证-To achieve addition, subtraction and recycling accumulation operations, while there is overflow judge verilog program has been verified
<王宇坤> 在 2025-12-20 上传 | 大小：431kb | 下载：0

[VHDL编程] DDS_FINAL

说明：My project is on Direct Digital Synthesiser using Verilog HDL.This project is doing by me on july 2009 in summer training at NIT Kurukshetra, India. This DDS system generate the square wave, Triangular wave,Sine wave and saw wave with different fre
<Raju Kumar> 在 2025-12-20 上传 | 大小：427kb | 下载：0

[VHDL编程] fpga-jpeg

说明：基于FPGA的JPEG图像压缩，实现JPEG图像的实时压缩-FPGA JPEG compress
<方映> 在 2025-12-20 上传 | 大小：101kb | 下载：0

[VHDL编程] dtrig

说明：用vhdl实现的设计D触发器的程序，主要用在时序电路中。-Using vhdl implementation procedures for the design of D flip-flop, mainly used in sequential circuits.
<Mr zhang> 在 2025-12-20 上传 | 大小：5kb | 下载：0

[VHDL编程] rs_1

说明：rs触发器的设计，是用vhdl实现的，欢迎下载。-rs flip-flop design is achieved using vhdl.
<Mr zhang> 在 2025-12-20 上传 | 大小：21kb | 下载：0

[VHDL编程] jktrig

说明：时序逻辑电路中jk触发器的设计，用vhdl语言编写。-Jk flip-flops in sequential logic circuit design, using vhdl language.
<Mr zhang> 在 2025-12-20 上传 | 大小：9kb | 下载：0

[VHDL编程] 61EDA

说明：分析了各种视频采集方案的研究现状。对如何采用CCD 摄像头采集高分辨率、高质量的图像以及基于FPGA 的嵌 入式视频图像采集系统的实现方法进行了研究。采用了以摄像头+ 解码芯片模式为采集方案， 针对视频解码芯片 ADV7181B，实现了I2C 总线配置、ITU656 解码、VGA 显示模块的设计。设计的视频采集控制器已经在Altera 公司的CycloneII 系列FPGA(EP2C35)上实现。结果显示本设计具有速度高、成本低、易于集成等优点-Analysis of a varie
<李明> 在 2025-12-20 上传 | 大小：175kb | 下载：0