资源列表
[VHDL编程] dianzhen1616
说明：16*16点阵动态滚动显示VHDL四个字母 共有5个模块，4个子模块，top是顶层模块 1.control，产生地址信号，用来读取数据 2.data_store,64组数据，4*16，根据输入地址来输出对应的数据 3.freq，分频模块，由50M主时钟进行分频，得到系统所需的各个频率 4.display,控制点阵模块，将得到的数据进行输出-display VHDL on 16*16 dot matrix<maxiaobo> 在 2025-06-16 上传 | 大小：6.03mb | 下载：0
[VHDL编程] jiaotongdeng
说明：VHDL语言实现模拟交通灯的运行，55s红，5s黄，30s绿灯切换，用led显示，同时在数码管上显示倒计时。内含详细说明以及仿真图-use VHDL language, traffic light and display time on segment-led<maxiaobo> 在 2025-06-16 上传 | 大小：1.51mb | 下载：0
[VHDL编程] pinlvji2
说明：verilog语言，quartus下实现频率计，内附原理图以及详细说明。 一共6个.v模块，其中一个是top，其余都是子模块。 测量频率的原理很简单，对一定时间内待测信号的上升沿的个数进行记录即可。 单位khz，四位数码管，小数点可以处于其中任何一位，假设数码管由高到低定义成HEX3，HEX2，HEX1，HEX0，那么当hex0的小数点点亮时，表示xxxx khz，hex1的点亮时，xxx.x khz，依次类推。 为保证精度，当时xxxx khz时，最小分辨率应该是1khz，所以<maxiaobo> 在 2025-06-16 上传 | 大小：8.2mb | 下载：0
[VHDL编程] adder_carry_chain
说明：使用verilog语言实现进位链加法器,quartus下编译，并使用modelsim进行了验证，内含carry_chain.v代码文件以及testbench文件-use verilog language,carry_chain adder<maxiaobo> 在 2025-06-16 上传 | 大小：2.87mb | 下载：0
[VHDL编程] 32-bit-RISC
说明：基于MIPS指令集的32位RISC处理器逻辑设计的论文，讲的非常详细适合初学者学习。-32-bit RISC processor logic based on MIPS instruction set design paper, speak very detailed is suitable for beginners to learn.<qianxiaoeg> 在 2025-06-16 上传 | 大小：7.53mb | 下载：0
[VHDL编程] Intro-VHDL-1
说明：Intro vhdl 1, electronic enginering<Volta> 在 2025-06-16 上传 | 大小：354kb | 下载：0
[VHDL编程] Intro-VHDL-2
说明：intro VHDL 2 , electronic enginering<Volta> 在 2025-06-16 上传 | 大小：413kb | 下载：0
[VHDL编程] Intro-VHDL-3-part1
说明：intro VHDL part 3 section 1, electronic enginering<Volta> 在 2025-06-16 上传 | 大小：461kb | 下载：0