[VHDL编程] cs5550

说明：基于FPGA高精度数据采集系统，采用cs5550高精度AD芯片，本程序主要实现对cs5550的控制。-FPGA-based high-precision data acquisition system, using high-precision cs5550 chip AD, the procedures for the main control on the cs5550.
<小勇> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：运用VHDL描述函数发生器的各个波形，可有构成多功能函数发生器。-VHDL descr iption of the use of various function generator waveforms, can constitute a multi-purpose function generator.
<李昌积> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] cordic

说明：基于cordic算法的正余弦信号发生器，通过编译仿真-Cordic algorithm is based on the cosine signal generator, through the compiled simulation
<远 额> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] cordic

说明：基于CORDIC算法的指数函数生成器的各种理论基础，通俗易懂-CORDIC algorithm based on exponential function generator for a variety of theoretical basis, user-friendly
<远 额> 在 2025-06-08 上传 | 大小：2.13mb | 下载：0

[VHDL编程] lcd12864_5

说明：可以在lcd12864上进行显示字和显示图像的立即转换。-Lcd12864 can be displayed on the display images of words and the immediate conversion.
<刘峰> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] usingUART

说明：using uart in fpga.how can use the uart and implemented in spartan-3e development kit
<mamomamo> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] cpu16

说明：Verilog下描述16位CPU，虽然有点简单，但具有一定的可读性，内附夏宇闻老师的8位CPU文档-Verilog descr iption of 16-bit CPU, though a bit simple, but with a certain degree of readability, XIA Yu-Wen teachers containing 8-bit CPU Documentation
<张文龙> 在 2025-06-08 上传 | 大小：226kb | 下载：0

[VHDL编程] AD

说明：FPGA控制AD7321的模块，是本人亲自试验过的。有Verilog源码，和简单文档。-FPGA control module of the AD7321 is personally tested. There Verilog source code, and simple document.
<柴佳> 在 2025-06-08 上传 | 大小：1.89mb | 下载：0

[VHDL编程] DA

说明：FPGA控制DAC2807的源文件，Verilog。附有简单文档-FPGA control DAC2807 source, Verilog. A simple document
<柴佳> 在 2025-06-08 上传 | 大小：1.55mb | 下载：0

[VHDL编程] DDS

说明：FPGA控制AD9854的源文件，verilog，附有简单文档。-FPGA to control the AD9854 source file, verilog, with a simple document.
<柴佳> 在 2025-06-08 上传 | 大小：801kb | 下载：0

[VHDL编程] MCU_FPGA_Interface

说明：msp430单片机用IO口模拟总线时序，与FPGA进行交互的程序，附源代码，verilog，有简单文档。-msp430 I single-chip analog IO bus with timing, with the FPGA interactive process, with the source code, verilog, a simple document.
<柴佳> 在 2025-06-08 上传 | 大小：850kb | 下载：0

[VHDL编程] frequency_measure

说明：
<柴佳> 在 2025-06-08 上传 | 大小：743kb | 下载：0