[VHDL编程] dds

说明：DDS数字频率合成器，使用很方便，整个工程下载，vhdl语言-DDS digital frequency synthesizer, using the very convenient to download the whole project, vhdl language
<陈星> 在 2025-06-18 上传 | 大小：641kb | 下载：0

[VHDL编程] VHDLtraffic

说明：vhdl语言编写的交通灯程序，有完整的程序，仿真图，报告-language vhdl traffic light procedures, a complete procedure, simulation plans, the report
<> 在 2025-06-18 上传 | 大小：1.49mb | 下载：0

[VHDL编程] de2.1

说明：这是一个基于FPGA/SOPC设计的简单串口程序，是FPGA硬件和niosII软件编程的结合。对初学者有很大的借鉴意义。在Quartus6.1和niosII6.1环境下编译通过，并且下载到板子上运行成功-This is based on FPGA/SOPC design a simple serial program is FPGA hardware and software combination niosII. Great for beginners reference. In Quartu
<zj> 在 2025-06-18 上传 | 大小：7.39mb | 下载：0

[VHDL编程] VERILOG

说明：verilog基础知识与快速提高练习,包括verilog的语法知识，以及一些基本操作-verilog
<黄巍> 在 2025-06-18 上传 | 大小：3.02mb | 下载：0

[VHDL编程] fpga_12

说明：fpga design 2 by zip file
<uCOS> 在 2025-06-18 上传 | 大小：177kb | 下载：0

[VHDL编程] fpga_13

说明：fpage design 3 by zip file
<uCOS> 在 2025-06-18 上传 | 大小：325kb | 下载：0

[VHDL编程] pctr

说明：verilog high discr iptive language
<miraj> 在 2025-06-18 上传 | 大小：280kb | 下载：0

[VHDL编程] TIME

说明：该程序是用VHDL语言实现的时钟程序，用六个数码管分别显示时分秒，而且可以实现控制功能。-The program is the realization of VHDL language of the clock process, with six digital tube display minutes and seconds, respectively, and control functions can be achieved.
<zhangkun> 在 2025-06-18 上传 | 大小：283kb | 下载：0

[VHDL编程] CircuitDesignwithVHDL[1]

说明：这主要是学习vhdl和fpga设计的一些资料-study for vhdl and fpga
<廖大成> 在 2025-06-18 上传 | 大小：4.28mb | 下载：0

[VHDL编程] CPLD

说明：复杂可编程逻辑器件的初步介绍，通过一系列的简单例子，帮助读者熟悉开发环境和开发语言。-CPLD initial introduction, through a series of simple examples to help beginners master the basic development process
<林丽娟> 在 2025-06-18 上传 | 大小：6.64mb | 下载：0

[VHDL编程] pll

说明：模拟锁相环（apll）的一些simulink模型-Analog phase-locked loop (apll) some simulink model
<prescaler> 在 2025-06-18 上传 | 大小：717kb | 下载：0

[VHDL编程] DES

说明：DES加密算法的VHDL实现,采用流水线技术实现-The VHDL implement of DES encrypt algorithmic
<Mr Yang> 在 2025-06-18 上传 | 大小：16.9mb | 下载：0