[VHDL编程] crc16

说明：crc16 module for SDIO DAT line calculation
<kantengri> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] ncr

说明：module to wait 2 clocks for SD card
<kantengri> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] wait_data

说明：module to wait data on DAT line SDIO mode
<kantengri> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] send_cmd

说明：SD card SDIO module send command and read response
<kantengri> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] FiltroDSP

说明：This sources implement a 8-bit FIR Filter with selectable coefficent rom.
<Jose> 在 2025-06-20 上传 | 大小：1.51mb | 下载：0

[VHDL编程] MultiplicadorSHIF

说明：This code creates a 8 bit full multiplier.
<Jose> 在 2025-06-20 上传 | 大小：1.34mb | 下载：0

[VHDL编程] dds

说明：利用EDA硬件描述语言来实现DDS功能，利用VC++6.0实现sinx,cosx数据的采集，用quart2软件为载体实现-The use of EDA hardware descr iption language to achieve the DDS functions, using VC++6.0 to achieve sinx, cosx data collection, software used as the carrier to achieve quart2
<游智超> 在 2025-06-20 上传 | 大小：727kb | 下载：0

[VHDL编程] uart_regs

说明：uart_regs core目录下为Altera的IP宏功能模块-Altera IP uart_regs core
<寻宝人> 在 2025-06-20 上传 | 大小：919kb | 下载：0

[VHDL编程] Project

说明：定制一个双端口RAM，DualPortRAM-RAM，DualPortRAM
<寻宝人> 在 2025-06-20 上传 | 大小：135kb | 下载：0

[VHDL编程] Project

说明：熟悉Altera IP的产生和实现方法定制一个8B10B编码器- 8B10B codeer
<寻宝人> 在 2025-06-20 上传 | 大小：157kb | 下载：0

[VHDL编程] source

说明：ModelSim对Altera设计进行功能仿真的简单操作步骤-modelsim simulation
<寻宝人> 在 2025-06-20 上传 | 大小：333kb | 下载：0

[VHDL编程] FHT_example

说明：Altera FPGACPLD FHT_example design
<寻宝人> 在 2025-06-20 上传 | 大小：224kb | 下载：0