[VHDL编程] pif2wb_latest.tar

说明：This is a bridge IP core to interface the Tensilica PIF bus protocol with the OpenCores WishBone. It currently supports single-cycle as well as burst transfer operations. The core has been tested in a master-PIF slave-WB configuration.-This is is a b
<Arun> 在 2025-06-20 上传 | 大小：2.15mb | 下载：0

[VHDL编程] ima_adpcm_encoder_latest.tar

说明：This project features a full-hardware sound compressor using the well known algorithm: IMA ADPCM. The core acts as a slave WISHBONE device. The output is perfectly compatible with any sound player with the IMA ADPCM codec (included by defau
<Arun> 在 2025-06-20 上传 | 大小：23kb | 下载：0

[VHDL编程] vga_colors

说明：通过vga通讯控制显示器显示七彩条文，通过quartus编译的程序，可用-Communication and Control through the vga display colorful provisions quartus compiled through the procedures that can be used
<夏英杰> 在 2025-06-20 上传 | 大小：270kb | 下载：0

[VHDL编程] FIFO_V2

说明：its a Fifo BASED design i also Interface DAC2904
<jawad> 在 2025-06-20 上传 | 大小：4.31mb | 下载：0

[VHDL编程] ram

说明：基于altera ep2c8双口RAM -Altera ep2c8-based dual-port RAM
<秦学富> 在 2025-06-20 上传 | 大小：864kb | 下载：0

[VHDL编程] VHDL

说明：VHDL设计实体的基本结构 VHDL的语言要素 用VHDL实现电路设计的方法 VHDL设计流程-VHDL design entities, the basic structure of the language element of VHDL using VHDL circuit design approach to achieve VHDL design flow
<李明> 在 2025-06-20 上传 | 大小：49kb | 下载：0

[VHDL编程] sequencedetector

说明：verilog code for 3 bit sequence detector
<anup> 在 2025-06-20 上传 | 大小：500kb | 下载：0

[VHDL编程] rs_enc

说明：Verilog code for RS-(255,239) encoder.
<sharat> 在 2025-06-20 上传 | 大小：3kb | 下载：0

[VHDL编程] z

说明：描述 Sramoc ( K , M ) 表示用数字0、1、2…、K-1组成的自然数中能被M整除的最小数。给定 K、M，求Sramoc ( K,M )。例如 K=2，M=7的时候，Sramoc( 2 , 7 ) = 1001。 输入 第一行为两个整数K、M满足2<=K<=10、1<=M<=1000。 输出 输出Sramoc(K,M)。 样例输入 2 7 样例输出 1001-Descr
<z> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] xapp923

说明：xapp from xilinx very hard to find and very usefull application note from the great firm from USA
<ARS> 在 2025-06-20 上传 | 大小：131kb | 下载：0

[VHDL编程] LCD

说明：基于FPGA的LCD1602驱动，verilog代码，已经调试成功-LCD1602-driven FPGA-based, verilog code debugging has been successful
<liang ming> 在 2025-06-20 上传 | 大小：1.05mb | 下载：0

[VHDL编程] newdds

说明：基于FPGA的DDS算法的实现，已经通过FPGA的后端仿真实现-FPGA-based algorithm cordic, has passed the back-end FPGA simulation
<liang ming> 在 2025-06-20 上传 | 大小：1.88mb | 下载：0