[VHDL编程] RS_204_188_decoder

说明：使用verilog完成了RS编码的设计，编码参数为输入188，输出204-The use of Verilog coding RS completed the design, coding parameters for the importation of 188, the output 204
<小米> 在 2025-06-21 上传 | 大小：14kb | 下载：0

[VHDL编程] vhdl

说明：着个是一个8051的完整源代码，用VHDL书写。需要的可以看看，很有好处-8051 a month is a complete source code, written using VHDL. Needs can see, it is beneficial to
<myliu> 在 2025-06-21 上传 | 大小：95kb | 下载：0

[VHDL编程] led

说明：LED显示功能，使用VHDL语言编程，基于FPGA-LED display, the use of VHDL language programming, based on FPGA
<juanjuan> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] RL_SHIFT

说明：带有同步预置的加载左右移位寄存器VHDL源代码-With synchronous preset load shift register about VHDL source code
<sunrier> 在 2025-06-21 上传 | 大小：147kb | 下载：0

[VHDL编程] 3_8_decoder

说明：利用CASE语句的3-8译码器,3个为数据输入,3个为控制端,分别为S1,S2,S3,输出数据为八位-Use CASE statement 3-8 decoder, three for data entry, three for the control side, namely S1, S2, S3, output data for eight
<sunrier> 在 2025-06-21 上传 | 大小：128kb | 下载：0

[VHDL编程] S_MACHINE

说明：状态机的基础,实现状态之间的转换,四个状态在不同情况的转换功能-The basis of state machine to achieve a state of transition between the four different situations in the state of the conversion function
<sunrier> 在 2025-06-21 上传 | 大小：128kb | 下载：0

[VHDL编程] (Mealy)

说明：状态机的基础,实现状态之间的转换,四个状态在不同情况的转换功能-The basis of state machine to achieve a state of transition between the four different situations in the state of the conversion function
<sunrier> 在 2025-06-21 上传 | 大小：149kb | 下载：0

[VHDL编程] VHDL

说明：7段数码显示译码器设计，包裹程序设计，实验目的，内容，图像。-7 digital display decoder design, package design, experimental purposes, content, images.
<刘阳> 在 2025-06-21 上传 | 大小：7kb | 下载：0

[VHDL编程] mux21a

说明：2选1多路选择器的VHDL完整描述，即可以直接综合出实现相应功能的逻辑电路及其功能器件。图6-1是此描述对应的逻辑图或者器件图-2 election more than one MUX complete descr iption of the VHDL, which can be directly integrated to achieve the corresponding function logic devices and their functions. Figure 6-1 is th
<刘阳> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] mux21a

说明：在VHDL结构体中用于描述逻辑功能和电路结构的语句分为顺序语句和并行语句两部分，顺序语句的执行方式十分类似于普通软件语言的程序执行方式，都是按照语句的前后排列方式顺序执行的。-VHDL structure in the body used to describe the logic function and circuit structure of the order of statements and expressions are divided into two parts in para
<刘阳> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] SCHK

说明：实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器，例1是其VHDL描述。由实验图1所示，图中间是4位锁存器；rst是异步清信号，高电平有效；clk是锁存信号；-Figure 1 is a test with count enable, asynchronous reset and preset features include numerical parallel adder four counters, Example 1 is described in VHDL. By e
<刘阳> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] FPGA_PCB

说明：高速FPGA的PCB设计指导.WORD文档格式-High-speed FPGA-PCB design guidelines. WORD document format
<拉帮结> 在 2025-06-21 上传 | 大小：2.23mb | 下载：0