[VHDL编程] jiaozhi_and_jiejiaozhi

说明：交织和解交织模块，采用矩阵交织方式，且有两套并行存储器，可以实现连续数据流操作，不会有数据滞留和丢失-Intertwined intertwined reconciliation module, interwoven matrix approach, and has two sets of parallel memory, you can realize continuous data stream operations, will not have data retention and los
<xiaoyuer> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] fft_statemachine

说明：FFT程序，此程序虽然耗逻辑资源很大，但是在接受数据后的第7个时钟沿就可以输出FFT变换后的数据，对要求时延较低的系统可以考虑-FFT procedure, this procedure should not consume a lot of logic resources, but the data in the first seven clock can be output along the FFT transformed data, the requirements of time-de
<xiaoyuer> 在 2025-06-21 上传 | 大小：7kb | 下载：0

[VHDL编程] flash_read_and_write

说明：适用于满足I2C协议的flash读/写操作程序，只需要设置要读/写的字节数，就可以直接使用！-Applicable to meet the I2C protocol flash read/write operations, only need to set to read/write number of bytes can be used directly!
<xiaoyuer> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] mc8051

说明：可在FPGA上运行的8051 IP core,是学习FPGA及SPOC的好资料。-FPGA can be run on 8051 IP core, is to learn from FPGA and SPOC good information.
<ygl> 在 2025-06-21 上传 | 大小：385kb | 下载：1

[VHDL编程] ads2

说明：ADS8325caiyang konfgzhi
<远方> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] logvhdl

说明：altera的关于对数计算的IP core。-altera calculated on the logarithm of the IP core.
<max> 在 2025-06-21 上传 | 大小：114kb | 下载：0

[VHDL编程] 3_4×4

说明：verilog 键盘输入程序，用于led灯的显示-Verilog keyboard input program for led lights display
<tang> 在 2025-06-21 上传 | 大小：613kb | 下载：0

[VHDL编程] gps_jiance

说明：合并单元内GPS同步时钟的检测 合并单元内GPS同步时钟的检测-Combined unit GPS clock synchronization detection unit merger GPS synchronized clock detection
<远方> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] altera

说明：一个非常好的dc使用书籍 一个非常好的dc使用书籍-Dc to use a very good book a very good use of books dc
<王祁远> 在 2025-06-21 上传 | 大小：14.57mb | 下载：0

[VHDL编程] dds

说明：实现dds功能，利用quartus软件， 子模块包括加法器，锁相环，date-rom 利用原图将各模块综合，利用ps2键盘控制频率及相位。-Dds realize functions, using Quartus software, sub-modules including the adder, phase-locked loop, date-rom image to the module using integrated, using ps2 keyboard to control
<lijingfeng> 在 2025-06-21 上传 | 大小：2.72mb | 下载：0

[VHDL编程] highspeed

说明：数字时钟的VHDL语言描述，具有高精度，控制性能良好-Digital Clock descr iption of the VHDL language, with high precision and good control performance
<张亲魄> 在 2025-06-21 上传 | 大小：1.73mb | 下载：0

[VHDL编程] uart_regs

说明：可以直接下载到芯片用的带有FIFO的完全UART程序，vhdl语言编写。-Can be directly downloaded to the chip used in the complete UART with FIFO procedures, vhdl language.
<liujingxing> 在 2025-06-21 上传 | 大小：379kb | 下载：0