资源列表
[VHDL编程] VHDLSourceCodeFor5ADConverters
说明:5个模数转换器adc的vhdl源码 5个模数转换器adc的vhdl源码-5 ADC adc the VHDL source of the 5 ADC adc VHDL source code<rui> 在 2025-06-17 上传 | 大小:17kb | 下载:0
[VHDL编程] wumayi
说明:研究了传统误码仪的工作原理与结构,并利用VHDL语言在FPGA芯片上模拟实现了绝大部分的传统误码仪的功能,如LCD显示驱动,串口通信驱动,误码测试,数据存储芯片驱动等功能.-Research on the traditional instrument of the working principle of error with the structure and language use of VHDL simulation in the FPGA chip realize most of th<张杰> 在 2025-06-17 上传 | 大小:3.86mb | 下载:0
[VHDL编程] TimeControl
说明:定时控制电路,计数到两分四十八秒停止计数-Timing control circuit, counting the two sub-48 seconds to stop counting<Dustree> 在 2025-06-17 上传 | 大小:208kb | 下载:0
[VHDL编程] 37724082FIFO
说明:基于Verilog HDL的异步FIFO设计与实现-Verilog HDL-based Asynchronous FIFO Design and Implementation<汤奥> 在 2025-06-17 上传 | 大小:3kb | 下载:0
[VHDL编程] VHDLSourceCodeFor5ADConvertersads7818
说明:一个关于adc的vhdl源码 一个关于adc的vhdl源码-Adc on the VHDL source code on the VHDL source adc<rui> 在 2025-06-17 上传 | 大小:3kb | 下载:0
[VHDL编程] VHDLSourceCodeForADConvertersadv7123
说明:vhdl源码for模数转换器之七 vhdl源码for模数转换器之七-VHDL source code for the seven ADC ADC VHDL source code for the seven<rui> 在 2025-06-17 上传 | 大小:3kb | 下载:0
[VHDL编程] VHDLSourceCodeForADConverterak4380
说明:一个adc的vhdl源码之七 一个adc的vhdl源码之七(第一个压缩包含5个)-VHDL source code of a adc 71 adc of the VHDL source of the seven (the first compression contains 5)<rui> 在 2025-06-17 上传 | 大小:5kb | 下载:0
[VHDL编程] VHDLSourceCodeFormax5236
说明:一个max的vhdl源码 一个max的vhdl源码-A max a max of VHDL source code of the VHDL source<rui> 在 2025-06-17 上传 | 大小:3kb | 下载:0
[VHDL编程] Comparison_of_VHDL_Verilog_and_SystemVerilog
说明:Comparison of VHDL Verilog and SystemVerilog<MOMO> 在 2025-06-17 上传 | 大小:58kb | 下载:0