[VHDL编程] led_vhdl

说明：LCD点阵阵控制,可输出不同的图形和位置.可随意调整显示格式.-LCD bursts of control points can be output in different graphics and location. Can easily adjust display format.
<王晶> 在 2025-06-25 上传 | 大小：2kb | 下载：0

[VHDL编程] ethernet_vhdl

说明：千兆以太网控制器.可以调整FIFO,和传输速率,在码流层进行控制.-Gigabit Ethernet controller. Can adjust FIFO, and the transmission rate, in the code stream control layer.
<王晶> 在 2025-06-25 上传 | 大小：30kb | 下载：0

[VHDL编程] usart_verilog

说明：通用串行异步收发器8251的Verilog HDL源代码.doc-Universal Serial Asynchronous Receiver Transmitter 8251 the Verilog HDL source code. Doc
<赵国柱> 在 2025-06-25 上传 | 大小：15kb | 下载：0

[VHDL编程] hdlc

说明：HDLC通信模块发送接收模块VHDL源码-HDLC communication module to send receiver module VHDL source code
<ditto> 在 2025-06-25 上传 | 大小：3kb | 下载：0

[VHDL编程] clock

说明：这是一个实现时分秒的时钟功能的源码，采用vhdl语言编写，已写好led驱动，可直接在数码管上显示-Realize this is an accurate clock function when the source code, the use of VHDL language has been written led drive directly in the digital tube display
<xiaoshuai> 在 2025-06-25 上传 | 大小：241kb | 下载：0

[VHDL编程] seg47

说明：一个数码管显示的测试程序，内含加法器、减法器，4-7译码器，计数器等。-A digital display of test procedures, including an adder, subtraction device ,4-7 decoder, counters and so on.
<xiaoshuai> 在 2025-06-25 上传 | 大小：318kb | 下载：0

[VHDL编程] eda

说明：来自某名牌大学电子实验室的eda指导教程，主要介绍了maxplus2，适合初学者-From a prestigious university guide EDA Electronic lab tutorials, mainly the introduction maxplus2, suitable for beginners
<xiaoshuai> 在 2025-06-25 上传 | 大小：473kb | 下载：0

[VHDL编程] EDAguide

说明：详尽的eda实验指导书，介绍vhdl在实验板上的应用，适合初学者-EDA detailed experimental guide book on the experiment on-board VHDL applications, suitable for beginners
<xiaoshuai> 在 2025-06-25 上传 | 大小：448kb | 下载：0

[VHDL编程] fpganios2

说明：高级fpga编程，采用nios2软核，适合指导高级用户-Senior FPGA programming using nios2 soft-core, suitable for advanced users guide
<xiaoshuai> 在 2025-06-25 上传 | 大小：412kb | 下载：0

[VHDL编程] VGA

说明：用1K30DE FPGA写的程序，希望对初学者有帮助-1K30DE FPGA with written procedures, and they hope to have help for beginners
<朱飞云> 在 2025-06-25 上传 | 大小：248kb | 下载：0

[VHDL编程] djdcf

说明：在3D图像处理等对运算要求高的领域，高效除法器已成为处理器内必不可少的部件。在分析除法器设计的泰勒级数展开算法基础上，提出了一种新的除法器设计算法。在满足同样精度的情况下，所实现的三级流水线的除法器，与基于泰勒级数展开算法的除法器相比，面积更小，速度更快。-In 3D image processing and so on, demanding area of computing, efficient divider has become essential components inside t
<usbusb01> 在 2025-06-25 上传 | 大小：154kb | 下载：0

[VHDL编程] verilogdesign

说明：经典的VHDL资料，北航著名教授的讲稿。-VHDL classical information, a well-known professor of Beihang University
<白梦云> 在 2025-06-25 上传 | 大小：36kb | 下载：0