[VHDL编程] cy7c68013fpga

说明：BulkIn是FPGA向CY7C68013发送数据 BulkOut是FPGA从CY7C68013接收数据,可以用LED显示 -BulkIn is the FPGA to the CY7C68013 is BulkOut send data CY7C68013 receive data from the FPGA, you can use LED display
<简> 在 2025-06-08 上传 | 大小：259kb | 下载：0

[VHDL编程] CY7c68013_FPGA_Read_Sram

说明：FPGA读SRAM中的数再传给CY7C68013-Reading SRAM in the FPGA, then pass on a few CY7C68013
<简> 在 2025-06-08 上传 | 大小：263kb | 下载：0

[VHDL编程] CY7c68013_fpga_write_sram

说明：FPGA将从CY7C68013读到的数写入SRAM-FPGA will read a few CY7C68013 write SRAM
<简> 在 2025-06-08 上传 | 大小：280kb | 下载：0

[VHDL编程] FPGA_write_sram

说明：FPGA向SRAM中写入数据，VHDL编程-FPGA to the SRAM write data, VHDL programming
<简> 在 2025-06-08 上传 | 大小：256kb | 下载：0

[VHDL编程] tri_state

说明：EDA 双向端口的输入输出程序 快点来下在啊 -EDA port bi-directional input and output procedures to hurry up in the ah
<df> 在 2025-06-08 上传 | 大小：160kb | 下载：0

[VHDL编程] DFF1

说明：由VHDL 语言实现的D触发器利用的是QUARTUES环境已经得到验证-By the VHDL language using the D flip-flop is QUARTUES environment has been tested
<df> 在 2025-06-08 上传 | 大小：124kb | 下载：0

[VHDL编程] PULSE

说明：由VHDL 语言实现的数控分频 利用的是QUARTUES环境已经得到验证-By the NC VHDL language is the use of sub-frequency QUARTUES environment has been tested
<df> 在 2025-06-08 上传 | 大小：168kb | 下载：0

[VHDL编程] DAC0832

说明：由VHDL 语言实现的DA0832器利用的是QUARTUES环境已经得到验证-By the VHDL language uses the DA0832 is QUARTUES environment has been tested
<df> 在 2025-06-08 上传 | 大小：169kb | 下载：0

[VHDL编程] PIPELINE_MUL_ADD

说明：利用2個加法器及2個乘法器加上平行化處理來實現-The use of two adders and two multipliers together with the parallel processing to achieve
<旻倫> 在 2025-06-08 上传 | 大小：20kb | 下载：0

[VHDL编程] Ham_Code_processor

说明：HAMMING CODE在偵錯及更正的原理實現，達到較快速的結果，浪費資源較少-HAMMING CODE in debugging and realize the principle of correction, to achieve more rapid results, less waste of resources
<旻倫> 在 2025-06-08 上传 | 大小：8kb | 下载：0

[VHDL编程] i2c8583

说明：
<lili> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] vhdl0716

说明：ISE7.1，采用VIRTEX-II芯片。实现adc数据采样，平均，通道选择，采样时钟选择，数据格式调整，内含fifo,uart等模块。-ISE7.1, using VIRTEX-II chip. Adc realize data sampling, on average, channel selection, the sampling clock select, adjust data formats, including fifo, uart modules.
<杨奋燕> 在 2025-06-08 上传 | 大小：8.04mb | 下载：0