[VHDL编程] min-sel

说明：用来找到输入数据中的最小值和第二小值得verilog源码，可仿真-Used to find the minimum value of the input data and the second small worth verilog source code, can be emulated
<薛天志> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] digital--clock

说明：在Quartus II 平台下用verilog语言写的多功能数字钟-In the Quartus II platform with verilog language written multifunction digital clock
<liran> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] RESULT-adder

说明：adder unit which contains basic PPT and the coding
<arul> 在 2025-06-08 上传 | 大小：275kb | 下载：0

[VHDL编程] exp11

说明：在掌握可控脉冲发生器的基础上了解正负脉宽数控调制信号发生的原理。熟练的运用示波器观察实验箱上的探测点波形。掌握时序电路设计的基本思想。-On the basis of mastering the controllable pulse generator, the principle of the digital modulation signal of the positive and negative pulse width is understood. Skilled use of osci
<漆广文> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Mux

说明：Multiplexer on verilog
<vik> 在 2025-06-08 上传 | 大小：199kb | 下载：0

[VHDL编程] DigitalCompinacijaSimulacija

说明：It is a bridge between CPU and sensors where user can not connect sensors directly on CPU. It consumes very small number od LUTs and it is suitable for CPLD design. it works on following way, when logic detects falling edge of RX, then this action tr
<mudel> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] LCD1602_V0.2

说明：fpga的一个lcd程序,程序很好，希望各位给个赞-A LCD procedures of fpga
<许浩> 在 2025-06-08 上传 | 大小：433kb | 下载：0

[VHDL编程] saopin

说明：扫频输出信号源，扫频范围可修改，verilog语言。-Sweep frequency output signal source, sweep frequency range can be modified, Verilog language.
<shanix> 在 2025-06-08 上传 | 大小：492kb | 下载：0

[VHDL编程] am-wave

说明：AM波的vhdl方法实现，quartusii上亲测。图形法-AM wave VHDL method to achieve, QuartusII on the pro test. Graphic method
<shanix> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] fasongjieshou

说明：fpga上发送模块和接收模块的设计与实现。不同的波特率-Design and implementation of the sending module and receiving module on fpga. Different baud rate
<shanix> 在 2025-06-08 上传 | 大小：2.83mb | 下载：0

[VHDL编程] 16fenpin

说明：verilog语言所编程的16分频程序，可按需要修改。-Verilog language of the 16 frequency of the program can be modified.
<shanix> 在 2025-06-08 上传 | 大小：20.61mb | 下载：0

[VHDL编程] SR_DDS

说明：DDS信号源设计，有正弦波，方波，三角波，AM波，FM波，还有PSK,FSK,16QAM等多种信号产生。-DDS signal source design, there are sine, square wave, triangle wave, AM wave, FM wave, as well as PSK, FSK, 16QAM and other signal generation.
<shanix> 在 2025-06-08 上传 | 大小：14.98mb | 下载：0