[VHDL编程] mlite.tar

说明：Plasma IP Core 你可以利用这个组件在FPGA中设计MIPS结构的CPU -Plasma IP Core You can use this component in FPGA design the structure of MIPS CPU
<xinyang> 在 2025-06-06 上传 | 大小：98kb | 下载：0

[VHDL编程] MIT_MIPS_Core.tar

说明：麻省理工的一个实验室实现的MIPS IP CORE，可以在FPGA上跑通 -a Massachusetts Institute of Technology laboratory achieved MIPS IP CORE, the FPGA can run on Link
<xinyang> 在 2025-06-06 上传 | 大小：28kb | 下载：0

[VHDL编程] autofir

说明：自适应滤波器设计的仿真程序，完全用C语言编写，可以作为滤波器设计的参考。原为VHDL实验要求的程序。-adaptive filter design simulation program, complete with C language can be used as filter design reference. VHDL to the original requirements of the experimental procedures.
<李博宁> 在 2025-06-06 上传 | 大小：69kb | 下载：0

[VHDL编程] juanji2

说明：用TI DSP汇编指令进行程序设计：“TIC54XDSP汇编程序设计-卷积-compiled using TI DSP Programming instructions : "TIC54XDSP compilation of program design-convolution
<李博宁> 在 2025-06-06 上传 | 大小：43kb | 下载：0

[VHDL编程] pskask

说明：用C语言，实现PSK与ASK的二进制调制-C language, and the realization of PSK modulation binary ASK
<李博宁> 在 2025-06-06 上传 | 大小：90kb | 下载：0

[VHDL编程] pcm(8)

说明：语音编码的VHDL源码,已经调试通过.压缩文件中包括调试过程代码.-speech coding VHDL source code, debugging has been adopted. Compressed files to include debugging code.
<zhangruqi> 在 2025-06-06 上传 | 大小：78kb | 下载：0

[VHDL编程] vhdlvga

说明：Language writes with VHDL demonstrates the design on the monitor the source program用VHDL 语言写的在显示器上显示图案的程序-writes with VHDL Language demonstrates th e design on the monitor program with the source VHDL The language was on display in the pictorial proc
<jerry> 在 2025-06-06 上传 | 大小：89kb | 下载：0

[VHDL编程] Uart2

说明：uart的VHDL源代码，包括intface.VHD UART_RX_TAB.VHD UART_INT_TB.VHD等-uart VHDL source code, including intface.VHD UART_RX_TAB.VHD UART_INT_TB. Volume etc.
<罗辉> 在 2025-06-06 上传 | 大小：42kb | 下载：0

[VHDL编程] bujindianjiVHDL

说明：
<罗辉> 在 2025-06-06 上传 | 大小：5kb | 下载：0

[VHDL编程] sampleVHDL

说明：采样等精度测量的VHDL程序．．在xilinx ISE 8.1上验证通过-sampling and other precision measurement of VHDL program. . In xilinx ISE tested through 8.1.
<罗辉> 在 2025-06-06 上传 | 大小：120kb | 下载：0

[VHDL编程] vhdl_clock

说明：VHDL实现数字时钟，利用数码管和CPLD 设计的计数器实现一个数字时钟，可以显示小时，分钟，秒。程序主要要靠考虑十进制和六十进制计数器的编写。 以上实验的程序都在源代码中有详细的注释-VHDL digital clock, the use of digital control and CPLD design to achieve a number of counter clock, show hours, minutes and seconds. The procedure depends
<赵海东> 在 2025-06-06 上传 | 大小：317kb | 下载：0

[VHDL编程] vhdl_traffic

说明：模拟交通灯实验 模拟路口的红黄绿交通灯的变化过程，用LED 灯表示交通灯，并在数码管上显示当 前状态剩余时间。-simulation experiment simulated traffic lights junction of red, yellow, and green traffic lights to the process of change, said LED lights for traffic lights, and the digital tube display th
<赵海东> 在 2025-06-06 上传 | 大小：195kb | 下载：0