[VHDL编程] VHDL_100_example

说明：
<曾某人> 在 2025-06-17 上传 | 大小：6.33mb | 下载：0

[VHDL编程] lxh_xulijianceqi

说明：这是1个序列检测器,可以重复检测序列,在通信方面用的较多-This is a sequence detector, can detect repeat sequence, in communications with the more
<李湘宏> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] loadGIF

说明：使用sdk读取GIF文件 需要相应的vgsdk库来运行项目-use sdk read GIF files need vgsdk corresponding to the operation of the project
<bjackdl> 在 2025-06-17 上传 | 大小：936kb | 下载：0

[VHDL编程] clock_top2

说明：数字钟的vhd文档，个人感觉还是蛮完善的，大家可以下载了一同改进。-figures minute vhd files, individuals still feel pretty good, we can improve downloaded together.
<john> 在 2025-06-17 上传 | 大小：2kb | 下载：0

[VHDL编程] spant

说明：一个在spantan3上实现的24路分频VHDL程序，实现方法简单，并且在硬件电路上跑过，可以直接使用。可以进一步修改成PWM程序。-a spantan3 achieved in the 24-way frequency VHDL procedures, simple, and the hardware circuits once ran can be used directly. Can be further modified as PWM procedures.
<林海> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] firfpga

说明：在利用FPGA实现数字信号处理方面，分布式算法发挥着关键作用，与传统的乘积-积结构相比，具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法，并通过Xilinx ISE在Modelsim下进行了仿真。 -FPGA using digital signal processing, distributed algorithm plays a key role with the traditional product-plot structure compa
<yaoming> 在 2025-06-17 上传 | 大小：223kb | 下载：0

[VHDL编程] DCFQ

说明：经典触发器，对初学者会非常有用的，希望可以多交流下。-classic triggers for beginners will be very useful and hope more exchanges under.
<小令> 在 2025-06-17 上传 | 大小：109kb | 下载：0

[VHDL编程] ASYfifo

说明：这是FIFO程序，开发工具是ISE或QUartus。-procedures, development tools or QUartus ISE.
<黄德勇> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] cdkz

说明：
<george> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] zlqdq

说明：vhdl编写的智力抢答器程序，比较简单，仅供参考-vhdl prepared by the intelligence Responder procedure is relatively simple, for information purposes only
<george> 在 2025-06-17 上传 | 大小：2kb | 下载：0

[VHDL编程] led_decode

说明：用veilog HDL编的七段译码显示电路。自己做的第一个此类程序，编译仿真通过，感觉不错-veilog HDL series with paragraph 107 of the decoder show circuit. I have done the first such procedure, compile through simulation, feeling good
<孙忠诚> 在 2025-06-17 上传 | 大小：2kb | 下载：0

[VHDL编程] count_usebasketball

说明：一个小程序，用Veilog HDL编写的，可以用于篮球比赛的倒计时牌，已在max-plusII上仿真通过。-a small program, prepared by the Veilog HDL, can be used for the basketball game countdown. have max-plusII on through simulation.
<孙忠诚> 在 2025-06-17 上传 | 大小：2kb | 下载：0