[VHDL编程] szgysj

说明：工业设计-industrial design
<苏裕> 在 2025-06-08 上传 | 大小：10kb | 下载：0

[VHDL编程] serial_VHDL

说明：FPGA进行串口通信的程序 VHDL编写的 -FPGA for serial communication procedure prepared by the VHDL
<饮血病> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] videodigitalsignalscontroller

说明：用fpga技术实现基本的视频信号处理：主题程序；视频图象数据采集程序；sram的读写控制；测试程序-they simply use the basic technology of video signal processing : theme; Video data acquisition procedures; SRAM literacy control; test procedures
<yan > 在 2025-06-08 上传 | 大小：8kb | 下载：1

[VHDL编程] vhdldesign

说明：浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计-floating point adder VHDL algorithm design of the floating point adder VHDL Design Algorithm
<yan > 在 2025-06-08 上传 | 大小：198kb | 下载：0

[VHDL编程] counter&adder

说明：counter and adder program by vhdl. Just enjoy it!-counter and adder program by VHDL. Just enj oy it!
<simon> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl_fifo

说明：用vhdl编写的fifo队列.可以在maxplus2平台上使用.-using VHDL fifo prepared by the cohort. Maxplus2 platform can be used.
<蔡庆重> 在 2025-06-08 上传 | 大小：302kb | 下载：0

[VHDL编程] UP3_CLOCK

说明：一个很小的时钟代码 一个很小的时钟代码-a small clock code, a small clock code, a small clock code a small clock code
<的可了> 在 2025-06-08 上传 | 大小：14kb | 下载：0

[VHDL编程] EDA_clock1

说明：电子秒表电路，可在开发版上下载运行，verlog开发-electronic stopwatch circuit may download the development version running verlog Development
<李佳丽> 在 2025-06-08 上传 | 大小：3.24mb | 下载：0

[VHDL编程] codeofvhdl2006

说明：【经典设计】VHDL源代码下载～～ 其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有：【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部（缓冲）信号】、【编码转换】、【加法器】、【编码器/译码器】、【4位乘法器】、【只读存储器】、【RSFF触发器】、【DFF触发器】、【JKFF触发器】、【计数器】、【分频器】、【寄存器】、【状态机】
<senkong> 在 2025-06-08 上传 | 大小：43kb | 下载：1

[VHDL编程] vhdl-2

说明：
<lileiming> 在 2025-06-08 上传 | 大小：58kb | 下载：0

[VHDL编程] gold

说明：SRL16是Virtex器件中的一个移位寄存器查找表。它有4个输入用来选择输出序列的长度。使用XCV50-6器件实现，共占用5个Slice。用来生成gold码。-SRL16 Virtex devices is a shift register lookup table. It has four input used to select the output sequence length. Use XCV50-6 device, occupying a total of five Slice.
<zy> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-Clock

说明：用VHDL语言写的时钟程序。采用模块化编程。可在EPM7128芯片上下载。编译环境可用Maxplus或Quartus。-write VHDL clock procedures. Modular programming. The EPM7128 chips download. Build environment or Quartus Maxplus available.
<单单> 在 2025-06-08 上传 | 大小：4kb | 下载：0