资源列表

« 1 2 ... .19 .20 .21 .22 .23 4224.25 .26 .27 .28 .29 ... 4310 »

[VHDL编程plane_game

说明:
<万广鲁> 在 2025-06-08 上传 | 大小:47kb | 下载:0

[VHDL编程Push_Boxes

说明:在Xilinx环境下编写的vhdl程序,实现推箱子的游戏任务,界面很漂亮。-Xilinx environment in the preparation of the VHDL program, realized the game viewing tasks, the interface is very beautiful.
<吴倩茜> 在 2025-06-08 上传 | 大小:6kb | 下载:0

[VHDL编程cordic_beh

说明:这是实现cordic算法的一些源程序,各文件的说明可以参见文件内部注释。 -This is the algorithm Coordinate rotation digital source, the documents of the internal documents can be found in the Notes.
<喻小星> 在 2025-06-08 上传 | 大小:28kb | 下载:0

[VHDL编程A8251

说明:8251 端口初始化 包含定义13个输入端口和9个输出端口-8251 port initialization definition includes 13 input ports and output ports 9
<孤独王子> 在 2025-06-08 上传 | 大小:2kb | 下载:0

[VHDL编程EDAchuzuchejijia

说明:在本示例程序中,用VHDL语言实现了出租车的记价功能,在Maxplus2环境下编写,可通过cpld下载板来验证程序。在压缩包中附有示例的目的,方法和仿真时序图,是学习VHDL好例子。-in this sample program, using VHDL of the entry price of a taxi function, in preparation FLEX10K environment, through cpld download plate to the verification
<bkd> 在 2025-06-08 上传 | 大小:332kb | 下载:0

[VHDL编程cpldcontrol

说明:一段cpld的控制程序,可以进行传并转换,读写接口,每秒64k-a cpld control procedures can be done- and switching to read and write interface per second 64k
<徐泯> 在 2025-06-08 上传 | 大小:2kb | 下载:0

[VHDL编程addsub_core_

说明:hdl的8051核,不知道好不好用大家试试吧。xilinx公司的核-HDL 8051 nuclear, we know that is really useful to try it. Xilinx's nuclear
<徐泯> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程addsub_cy_

说明:加法器核,带进位位的,xilinx公司的核,能用-Adder nuclear, into place at the company's nuclear Xilinx can use
<徐泯> 在 2025-06-08 上传 | 大小:1kb | 下载:0

[VHDL编程youxiufft

说明:16点的fft程序.非常不错,编译已经实现,还是很好的-16:00 fft the procedure. Very good, compilers have achieved, or good
<席鹏飞> 在 2025-06-08 上传 | 大小:287kb | 下载:0

[VHDL编程8051VHDL

说明:一个C8051 内核的VHDL程序源代码-C8051 core of a VHDL source code
<ydx> 在 2025-06-08 上传 | 大小:411kb | 下载:0

[VHDL编程ccpu

说明:这个是用VERILOG做的一个8位功能很弱的CPU-this is a done VERILOG eight functional weak CPU
<贾振华> 在 2025-06-08 上传 | 大小:16kb | 下载:0

[VHDL编程pluse_delay

说明: 利用VHDL语言实现单稳触发电路,稳态时间为系统时钟的整数倍。-using VHDL-trigger circuit stability, steady time for the whole system clock several times.
<david> 在 2025-06-08 上传 | 大小:87kb | 下载:0
« 1 2 ... .19 .20 .21 .22 .23 4224.25 .26 .27 .28 .29 ... 4310 »

源码中国 www.ymcn.org