[VHDL编程] verilog SDRAM core

说明：我用过的verilog hdl写的SDRAM core源程序,经过测试应用-I used to write Verilog HDL source of SDRAM core, the test application
<于飞> 在 2025-05-30 上传 | 大小：27kb | 下载：1

[VHDL编程] Xilinx公司网站下的SDRAM Controller的参考设计

说明：
<于飞> 在 2025-05-30 上传 | 大小：125kb | 下载：0

[VHDL编程] 35_486_bus

说明：请注意： 本例的源描述包含文件类型，在学习版上不能编译及模拟， 如果您需要对此描述进行编译及模拟，请与北京理工大学 ASIC研究所联系。 另外，此例与第75例是同一个电路的不同部分的描述，可以 一起参考这两个例子的描述。-Please note : The cases include the descr iption of the source file type, version of the study can not b
<撒旦> 在 2025-05-30 上传 | 大小：6kb | 下载：0

[VHDL编程] 8位数字频率计

说明：数字频率计~ VHDL 实现 可以实现频率的测量和现实的功能 8位-digtal frequency tester (use vhdl) can be used to test frequency (8bit)
<熊明> 在 2025-05-30 上传 | 大小：642kb | 下载：0

[VHDL编程] uart from opencores

说明：用VHDL实现串口 可以实现与pc机的通信 收发 中断都可以 效果比较好-VHDL implement serial port, it can communicate with pc, it can accept and send message, and it can be interrupted.
<熊明> 在 2025-05-30 上传 | 大小：9kb | 下载：0

[VHDL编程] xsoc-beta-093

说明：This free cpu-ip! use verilog
<王军> 在 2025-05-30 上传 | 大小：3.19mb | 下载：0

[VHDL编程] mealy FSM

说明：mealy fsm 和moore fsm-mealy Fsm and moore Fsm
<scy> 在 2025-05-30 上传 | 大小：1kb | 下载：0

[VHDL编程] Cadence_manual_1.2

说明：Cadence_manual_1.2.pdf
<huyongming> 在 2025-05-30 上传 | 大小：1.23mb | 下载：0

[VHDL编程] config_controller

说明：用VHDL硬件描述语言实现的对FPGA（Cyclone II）的配置的VHDL源代码。-VHDL hardware descr iption language for FPGA (Cyclone II) configurations VHDL source code.
<lsd> 在 2025-05-30 上传 | 大小：373kb | 下载：0

[VHDL编程] CummingsSNUG2002SJ_FIFO1

说明：Simulation and Synthesis Techniques for Asynchronous FIFO Design
<张卫> 在 2025-05-30 上传 | 大小：118kb | 下载：1

[VHDL编程] Coding Styles for if Statements and case Statement

说明：Coding Styles for if Statements and case Statements
<张卫> 在 2025-05-30 上传 | 大小：25kb | 下载：0

[VHDL编程] shifter

说明：用vhdl实现双向移位寄存器 仿真环境MAXPLUS-II，QUARTUS--bidirectional use VHDL simulation environment shift register Segments-II, QUARTUS-
<dm> 在 2025-05-30 上传 | 大小：146kb | 下载：0