资源列表
[VHDL编程] mux
说明:verilog code it is about multiplexer<myank jaiswal> 在 2025-06-17 上传 | 大小:102kb | 下载:0
[VHDL编程] vedio_format
说明:本代码是bt1120 格式产生以及转换为rgb源代码,开发环境为vhdl。-this code describe the bt1120 generator and change form soure code.<kenzhu> 在 2025-06-17 上传 | 大小:12.34mb | 下载:1
[VHDL编程] VD_212_correction
说明:对田耘等所著《无线通信FPGA设计》中第324页代码错误进行了更正,并对代码进行了注释。同时给出了测试激励文件。-Tian Yun and other book Wireless Communications FPGA design on page 324 of the code error has been corrected, and the code of the comments.At the same time gives the test bench files.<LIU-Jianlinag> 在 2025-06-17 上传 | 大小:239kb | 下载:0
[VHDL编程] master_bla
说明:master bla altera quartus II version 15<wira> 在 2025-06-17 上传 | 大小:2kb | 下载:0
[VHDL编程] altdq_dqs2
说明:altera ip a ltera ip-altera ip altera ip altera ip<wira> 在 2025-06-17 上传 | 大小:2.15mb | 下载:0
[VHDL编程] descore_latest.tar
说明:VHDL implementation of the classic DES block cipher (interactive architecture)<hj> 在 2025-06-17 上传 | 大小:6kb | 下载:0
[VHDL编程] pwm_latest.tar
说明:pulse width modulator, work as one PWM or one timer. 16 bit main counter<hj> 在 2025-06-17 上传 | 大小:125kb | 下载:0