[VHDL编程] QPSKdemodulation

说明：QPSK解调，以及对相位模糊的解调。VHDL代码，测试通过-QPSK demodulation and phase ambiguity
<yanyao> 在 2025-12-22 上传 | 大小：10kb | 下载：0

[VHDL编程] JPG

说明：Implementing the YCBCR and DCT stage of jpeg encoding
<ehsan> 在 2025-12-22 上传 | 大小：223kb | 下载：0

[VHDL编程] p-s

说明：this the code for parallel to serial converter-this is the code for parallel to serial converter
<RHS> 在 2025-12-22 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：BASIC VERILOG CODES -BASIC VERILOG CODES ..
<guruprasad sp> 在 2025-12-22 上传 | 大小：6kb | 下载：0

[VHDL编程] counters

说明：DIFFERNT TYPES OF COUNTERS
<guruprasad sp> 在 2025-12-22 上传 | 大小：3kb | 下载：0

[VHDL编程] mac_unit_vhdl

说明：MAC UNIT DESIGN IN VHDL-MAC UNIT DESIGN IN VHDL..
<guruprasad sp> 在 2025-12-22 上传 | 大小：350kb | 下载：0

[VHDL编程] alu

说明：verilog code for 8 bit alu
<kumar> 在 2025-12-22 上传 | 大小：432kb | 下载：0

[VHDL编程] bcd_adder

说明：BCD ADDER USING VERILOG
<kumar> 在 2025-12-22 上传 | 大小：219kb | 下载：0

[VHDL编程] CLK_1HZ

说明：1HZ CLK USING VERILOG
<kumar> 在 2025-12-22 上传 | 大小：1.71mb | 下载：0

[VHDL编程] comparator_4bit

说明：4 BIT COMPARATOR USING VERILOG
<kumar> 在 2025-12-22 上传 | 大小：134kb | 下载：0

[VHDL编程] counter_4bit

说明：4 BIT COUNTER USING VERILOG
<kumar> 在 2025-12-22 上传 | 大小：2.47mb | 下载：0

[VHDL编程] RGB_GRAY

说明：是开发板带的小例子 大家可以看看,MATBLE下面测试-Development board with a small example we can see, MATBLE the following test
<nsq> 在 2025-12-22 上传 | 大小：38kb | 下载：0