[VHDL编程] water_lamp

说明：一个基于verilog的流水灯程序，一共有8个灯，到达边沿后自动返回，约束文件对应的是BASYS2的看法版-A water lamp procedures, based on verilog,
<王志强> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] LED

说明：FPGA驱动LED灯循环，代码简单，适合初学者，内有Modsim文件可直接进行仿真-FPGA-driven LED lights cycle, the code is simple, suitable for beginners, there Modsim files can be directly simulated
<唐有利> 在 2025-06-14 上传 | 大小：54kb | 下载：0

[VHDL编程] VHDL

说明：先设计序列发生器产生序列：1011010001101010；再设计序列检测器，检测序列发生器产生序列，若检测到信号与预置待测信号相同，则输出“1”，否则输出“0”，并且将检测到的信号的显示出来。-First design sequence generator sequence: 1011010001101010 redesign sequence detector to detect sequence generator sequence, if the same signal is dete
<yinyu> 在 2025-06-14 上传 | 大小：574kb | 下载：0

[VHDL编程] DDS

说明：基于FPGA的用VHdl硬件语言实现的直接数字合成(DDS)。-FPGA hardware with VHdl of DDS-based language.
<赵子龙> 在 2025-06-14 上传 | 大小：2.67mb | 下载：0

[VHDL编程] verilog-traffic

说明：模拟一个简单的十字路*通灯（各个只有红绿黄灯，没有转弯灯）。交通灯一共有4 个状态，一是倒计时60 秒，同时亮南北方向绿灯、东西方向红灯；二是倒计时5 秒，同时数码管闪烁显示‘0’，同时亮南北方向红灯、东西方向黄灯；三是倒计时30 秒，东西方向亮红灯、南北方向绿灯；四是倒计时5 秒，数码管闪烁显示‘0’，东西方向亮黄、南北方向红灯。四个状态循环就构成了一个简单的交通灯（未了降低难度，我们设计简化交通灯，与真实情况不太一样）。-Simulate a simple intersection tra
<pudn> 在 2025-06-14 上传 | 大小：224kb | 下载：0

[VHDL编程] automusic

说明：基于VHDL语言自动音乐播放器，使用惠灵顿公司的FPGA器件，可以实现两首音乐手动切换，以及音符数码管同步显示-Based on VHDL automatic music player, use Wellington s FPGA devices, you can achieve two music manually switch, and notes synchronized digital display
<Bin> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] EPM1270_PWM

说明：EPM1270_FPGA的PWM波发生程序-the PWM wave generation program of EPM1270_FPGA
<jianguolv> 在 2025-06-14 上传 | 大小：149kb | 下载：0

[VHDL编程] mul

说明：使用Verilog实现的原码4位数的移位乘法器-Using Verilog to realize the original code 4 bit shift multiplier
<zhangjiachen> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] cache

说明：使用Verilog实现对cache命中判断的模拟-Use Verilog to realize the simulation of the cache hit judgment
<zhangjiachen> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] cpu

说明：单周期CPU，实现了部分简单指令，仿真模拟确认可行-Single-cycle CPU, to achieve some simple instruction, simulation confirm feasible
<Hans> 在 2025-06-14 上传 | 大小：319kb | 下载：0

[VHDL编程] cpudan

说明：单周期CPU，仿真模拟功能全部实现，确实可行-Single-cycle CPU, simulation function fully realized, indeed feasible
<Hans> 在 2025-06-14 上传 | 大小：625kb | 下载：0

[VHDL编程] UART

说明：已经过调试成功的fpga串口模块，verilog编写-Has been successful commissioning of fpga serial module, verilog write
<flywei784> 在 2025-06-14 上传 | 大小：466kb | 下载：0