资源列表
[VHDL编程] all-pole_filters_latest.tar
说明:All polar vector and its vhdl code with testbench<Deepak Kawathale> 在 2025-06-17 上传 | 大小:5kb | 下载:0
[VHDL编程] nios2PtfcardPvga
说明:使用nios的io管脚模拟spi时序对tf卡进行数据读写,同时附带一个简单的用verilog写的在vga显示器上刷屏的代码-Use the io pin of nios to simulate the timing of spi to read&write date from&to tf card, and comes with a simple code written by verilog to refresh the vga monitor.<liutongan> 在 2025-06-17 上传 | 大小:4.48mb | 下载:0
[VHDL编程] adc_test
说明:verilog AD采样源代码,包括test代码-verilog AD<chentienian> 在 2025-06-17 上传 | 大小:4.38mb | 下载:0
[VHDL编程] Sawtooth_Wave
说明:verilog写的锯齿波程序,基于DDS原路的。内含testbench仿真文件。功能十分强大-verilog write sawtooth program, based on the same route of DDS. Embedded testbench simulation files. Is very powerful<发哥> 在 2025-06-17 上传 | 大小:4.22mb | 下载:0
[VHDL编程] gwnseq
说明:verilog产生高斯白噪声,gwn_en信号产生使能,gdata是幅度服从高斯分布,功率谱密度为定值的高斯白噪声序列,共10位(现实中只能够做到带限,跟dac输出带宽有关,我的系统只能做到300kHz)-verilog Gaussian white noise, gwn_en signal enabled, gdata amplitude Gaussian distribution, power spectral density of white Gaussian noise sequence<陈崇毅> 在 2025-06-17 上传 | 大小:1kb | 下载:0