[VHDL编程] Elevator_controller

说明：Digital clock using Quartus9.1 platform, using Verilog language, to share to everyone
<huyunchuan> 在 2025-06-19 上传 | 大小：1.75mb | 下载：0

[VHDL编程] new_uart

说明：串口的调试程序，可用串口调试助手对串口进行收发数据的检测-Debugger serial, serial debugging assistant available to detect the serial data transceiver
<ljp> 在 2025-06-19 上传 | 大小：1.82mb | 下载：0

[VHDL编程] Verilog_digital_clock

说明：Digital clock using Quartus9.1 platform, using Verilog language, to share to everyone
<huyunchuan> 在 2025-06-19 上传 | 大小：1.92mb | 下载：0

[VHDL编程] AM

说明：实验利用matlab 软件实现直接数字频率合成-Experiments using matlab software direct digital frequency synthesis
<陈杨> 在 2025-06-19 上传 | 大小：10.03mb | 下载：0

[VHDL编程] adc12d1000_rfrb

说明：ADC12D800 source code
<denkins2020> 在 2025-06-19 上传 | 大小：6kb | 下载：0

[VHDL编程] rgstr

说明：ADC12D800 source code
<denkins2020> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] dcm100

说明：ADC12D800 source code
<denkins2020> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] an489

说明：用于MAXII系列EPM240T100 CPLD中UMF使用的例程及说明文档-Routines and documentation for MAXII series CPLD used in UMF
<1zs> 在 2025-06-19 上传 | 大小：611kb | 下载：0

[VHDL编程] tdc

说明：线性伸展TDC的verilog，包含门级网表-TDC linear stretch of verilog, includes gate-level netlist
<lijinpeng> 在 2025-06-19 上传 | 大小：4kb | 下载：1

[VHDL编程] fir16.v

说明：16阶FIR滤波器设计的verilog代码-Verilog 16-order FIR filter
<lijinpeng> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] fir48

说明：48阶FIR滤波器的verilog，包含测试文件-48-order FIR filter verilog, including test paper
<lijinpeng> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] simple

说明： 一个简单的8位处理器完整设计过程及verilog代码,适合初 学ic设计的人用，并含有我个人写的指令执行过程，仅供参 考-A simple 8-bit processor and the complete design process verilog code, suitable for beginners ic design for human use, and contains my personal writing instruction execution, for ref
<lijinpeng> 在 2025-06-19 上传 | 大小：80kb | 下载：0