[VHDL编程] player

说明：这是我利用Verilog hdl语言写的关于音乐播放器的程序，其中还包括了仿真结果，该播放器播放的是梁祝，希望对学习Verilog hdl的同学有所帮助-This is what I use Verilog hdl language program written on the music player, which also includes the simulation results, the player is Butterfly, I hope to learn Verilog hdl
<宗玥> 在 2025-12-25 上传 | 大小：464kb | 下载：1

[VHDL编程] maxii_pwm_restored

说明：一种PWM波形产生器，可以调节脉冲宽度，频率可调。-One kind of PWM waveform generator, you can adjust the pulse width, frequency adjustable.
<fadnc> 在 2025-12-25 上传 | 大小：281kb | 下载：0

[VHDL编程] claadder

说明：4 Bit Carry Look Ahead Adder in Verilog.
<KinKer> 在 2025-12-25 上传 | 大小：346kb | 下载：0

[VHDL编程] bcdadd

说明：4-Bit BCD Adder in Verilog
<KinKer> 在 2025-12-25 上传 | 大小：345kb | 下载：0

[VHDL编程] bcdsubtract

说明：4-Bit BCD subtract in Verilog
<KinKer> 在 2025-12-25 上传 | 大小：548kb | 下载：0

[VHDL编程] multiplier

说明：4x4 multiplxer in verilog
<KinKer> 在 2025-12-25 上传 | 大小：418kb | 下载：0

[VHDL编程] fundamentals-of-digital-logic-with-verilog-design

说明：fundamentals of digital logic with verilog design
<KinKer> 在 2025-12-25 上传 | 大小：5.83mb | 下载：0

[VHDL编程] yi

说明：a）以约 100KSPS 的采样率，连续对直流电压进行 AD 转换，将串行结果转换成并行， 显示在数码管上，测量三个以上电压点，分析 ADC 精度。 b）输入信号为 100Hz、幅度约 4.5V 的正极性正弦信号，用 SignalTap II 逻辑分析 仪分析转换结果。 c）实现单次 AD 转换：每按一次键，自动产生CS和一组时钟完成一次转换，将转换结 果显示在数码管上。 -a) sampling rate of about 100KSPS continuous DC
<项馨仪> 在 2025-12-25 上传 | 大小：328kb | 下载：0

[VHDL编程] syn

说明：载波同步的verilog代码，是新手学习同步的最佳选择，值得推荐。-Verilog code carrier synchronization, synchronization is the best choice for novices to learn, it is worth recommending.
<晨雾> 在 2025-12-25 上传 | 大小：155kb | 下载：0

[VHDL编程] iic

说明：verilog语言，iic通信，led显示-verilog language, iic communications, led display
<leandia> 在 2025-12-25 上传 | 大小：188kb | 下载：0

[VHDL编程] johnson

说明：verilog语言,johnson计数器的设计-johnson counter
<leandia> 在 2025-12-25 上传 | 大小：272kb | 下载：0

[VHDL编程] mux

说明：利用velilog语言，进行乘法器的设计-velilog language, multiplier design
<leandia> 在 2025-12-25 上传 | 大小：426kb | 下载：0