资源列表
[VHDL编程] vhdl-serial
说明：精品串口代码，有多种不同设置，数据位、停止位、检验位可调。-Boutique serial code, there are a variety of different settings, data bits, stop bits, parity bit adjustable.<t> 在 2025-06-23 上传 | 大小：65kb | 下载：0
[VHDL编程] uart_verilog
说明：QII - VERILOG 精品串口源码，有多种不同设置，数据位、停止位、检验位可调。-QII- VERILOG boutique serial source, there are a variety of different settings, data bits, stop bits, parity bit adjustable.<t> 在 2025-06-23 上传 | 大小：74kb | 下载：0
[VHDL编程] UART16450Transceiver-SourceCode.ZIP
说明：串口16450的逻辑代码，内部带仿真测试代码，已经调试通过-Serial logic code 16450, with internal simulation test code has been debugging through< 张雨石> 在 2025-06-23 上传 | 大小：525kb | 下载：0
[VHDL编程] async_pulse
说明：asynchronous fifo with pulse input write by verilog code<Long> 在 2025-06-23 上传 | 大小：2kb | 下载：0
[VHDL编程] continue_bus_sync
说明：continue asynchronous bus exchange write by verilog cdoe<Long> 在 2025-06-23 上传 | 大小：6kb | 下载：0
[VHDL编程] mux
说明：对20MHZ时钟进行分频。之后用分频后的频率作为时钟信号同步后级的模16计数器。4位计数器输出信号可以用来控制MUX进行数据通道的定时采集。-To 32 magnitude optional 20 MHZ clock frequency division.After using crossover frequency as the clock signal synchronization after level 16 counter modules.Four counter output sig<曾玉> 在 2025-06-23 上传 | 大小：1kb | 下载：0
[VHDL编程] SubwayAutoTicketSellSystemENDfinal
说明：用VHDL实现地铁售票系统，可以输入票得张数，可以实现找零功能。-Using VHDL subway ticketing system, you can enter the number of sheets have tickets, you can achieve the change function.<李超越> 在 2025-06-23 上传 | 大小：588kb | 下载：0
[VHDL编程] VHDL-AUTOMATIC-FAIR-COLLECTION
说明：基于VHDL的地铁售票系统，可以实现票数输入以及找零功能-Metro ticketing system based VHDL, can enter the number of votes and the change function<李超越> 在 2025-06-23 上传 | 大小：1.13mb | 下载：0