收藏

文件名称:verilog-eg

  • 所属分类：
  • VHDL编程
  • 资源属性：
  • [VHDL] [源码]
  • 上传时间：
  • 2012-11-26
  • 文件大小：
  • 27kb
  • 下载次数：
  • 0次
  • 提 供 者：
  • a***
  • 相关连接：
  • 无
  • 下载说明：
  • 别用迅雷下载，失败请重下，重下不扣分！
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
修正介绍说明

介绍说明－－下载内容均来自于网络，请自行研究使用

适用于初学者的很好用的代码，里面有很多例子。大家可以参考学习-For beginners
(系统自动生成,下载前可以参看下载内容)

下载文件列表

文件名大小更新时间
第15章 常用加法器设计\carry_chain_adder.v
.....................\carry_skip_adder.v
.....................\ripple_carry_adder.v
...6章 常用乘法器设计\basic_base2_mul.v
.....................\basic_base2_mul_seq.v
.....................\carry_save_mult.v
.....................\ripple_carry_mult.v
...7章 伽罗华域GF（q）乘法器设计\ff_const_mul.v
................................\ff_mul.v
...8章 除法器设计\rest_div_int.v
.................\seq_div.v
...9章 积分梳状滤波器(CIC)设计\cic3_decimator.v
..20章 CORDIC数字计算机的设计\cordic.v
...1章 伪随机序列应用设计\randomization.v
...2章 异步FIFO设计\async_cmp.v
...................\async_fifo.v
...................\dp_ram.v
...................\rptr_empty.v
...................\wptr_full.v
...3章 RS(204188)译码器的设计\BM_KES.v
..............................\CheinSearch.v
..............................\ROM_INV.mif
..............................\RS(204188)译码器说明.txt
..............................\SyndromeCalc.v
..............................\ff_mul.v
..............................\forney.v
..............................\rom_inv.v
..............................\rom_power.mif
..............................\rom_power.v
..............................\rs_decoder.v
第15章 常用加法器设计
第16章 常用乘法器设计
第17章 伽罗华域GF（q）乘法器设计
第18章 除法器设计
第19章 积分梳状滤波器(CIC)设计
第20章 CORDIC数字计算机的设计
第21章 伪随机序列应用设计
第22章 异步FIFO设计
第23章 RS(204188)译码器的设计

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台，提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 请直接用浏览器下载本站内容，不要使用迅雷之类的下载软件，用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*主　　题：
*内　　容：
*验 证 码：

源码中国 www.ymcn.org