文件名称:DDC中的抽取滤波器设计及FPGA实现
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
本文对下变频模块中抽取滤波进行了详细的分析，并详细阐述了其FPGA的实现过程和方法(In this paper, the decimation filtering in the down conversion module is analyzed in detail, and the realization process and method of FPGA are discussed in detail)相关搜索： fpga
DDC
verilog
DDC
verilog
(系统自动生成,下载前可以参看下载内容)
下载文件列表
DDC中的抽取滤波器设计及FPGA实现.pdf