文件名称:4Bit超前进位加法器门级电路设计与仿真
- 所属分类：
- VHDL编程
- 资源属性：
- [VHDL] [源码]
- 上传时间：
- 2017-11-05
- 文件大小：
- 147kb
- 下载次数：
- 0次
- 提 供 者：
- tingy******
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
用门级网表的方法对4Bit超前进位加法器门级电路连接关系用verilog语言进行描述(The connection relation of the gate level circuit of 4Bit carry adder is described in Verilog language with the method of gate level netlist)相关搜索： verilog
加法器
加法器
(系统自动生成,下载前可以参看下载内容)
下载文件列表
4Bit超前进位加法器门级电路设计与仿真\add.v
4Bit超前进位加法器门级电路设计与仿真\cell.v
4Bit超前进位加法器门级电路设计与仿真\tb.v
4Bit超前进位加法器门级电路设计与仿真\仿真截图2.jpg
4Bit超前进位加法器门级电路设计与仿真\设计报告.docx
4Bit超前进位加法器门级电路设计与仿真
4Bit超前进位加法器门级电路设计与仿真\cell.v
4Bit超前进位加法器门级电路设计与仿真\tb.v
4Bit超前进位加法器门级电路设计与仿真\仿真截图2.jpg
4Bit超前进位加法器门级电路设计与仿真\设计报告.docx
4Bit超前进位加法器门级电路设计与仿真