文件名称:ddr_verilog_xilinx
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
该程序是在xilinx的FPGA上实现DDR_SDRAM接口，程序是用verylog语言写的-that the procedure was in Xilinx FPGA to achieve DDR_SDRAM interface, procedures used to write the language verylog相关搜索： verilog
DDR
verilog
ddr
VERILOG
SDRAM
fpga
fpga
sdram
sdram
DDR
sdram
xilin
XILINX
FPGA
DDR
verilog
ddr
VERILOG
SDRAM
fpga
fpga
sdram
sdram
DDR
sdram
xilin
XILINX
FPGA
(系统自动生成,下载前可以参看下载内容)
下载文件列表
define.v
glbl.v
mt46v4m16.v
readme.txt
string_decode_fn.v
tb_top.v
top.ucf
top_func.v
glbl.v
mt46v4m16.v
readme.txt
string_decode_fn.v
tb_top.v
top.ucf
top_func.v