文件名称:fifo
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
使用Verilog语言编写，把FPGA配置成一个fifo-The use of Verilog language, the FPGA configuration into a fifo相关搜索： FIFO
fpga
fifo
FPGA
fifo
verilog
fifo
verilog
VERILOG
fifo
verilog
fifo
fpga
verilog
fpga
fifo
FPGA
fifo
verilog
fifo
verilog
VERILOG
fifo
verilog
fifo
fpga
verilog
(系统自动生成,下载前可以参看下载内容)
下载文件列表
fifo与串口
..........\baud.v
..........\baud1.v
..........\data_path.v
..........\decode.v
..........\dpram16x8.v
..........\dpraml_16x8.v
..........\dpram_16x8.v
..........\fifo.v
..........\fifo_tmpl.v
..........\inter.v
..........\inter_tb.v
..........\rcvr.v
..........\rcvr_lattice.v
..........\rcvr_old.v
..........\rcvr_tb.v
..........\reg_data_out.v
..........\txmit.v
..........\txmit1.v
..........\txmit_tb.v
..........\Uart4_top.v
..........\uart4_top_tb.v
..........\UART_FIFO.v
..........\UART_FIFO_nr.v
..........\baud.v
..........\baud1.v
..........\data_path.v
..........\decode.v
..........\dpram16x8.v
..........\dpraml_16x8.v
..........\dpram_16x8.v
..........\fifo.v
..........\fifo_tmpl.v
..........\inter.v
..........\inter_tb.v
..........\rcvr.v
..........\rcvr_lattice.v
..........\rcvr_old.v
..........\rcvr_tb.v
..........\reg_data_out.v
..........\txmit.v
..........\txmit1.v
..........\txmit_tb.v
..........\Uart4_top.v
..........\uart4_top_tb.v
..........\UART_FIFO.v
..........\UART_FIFO_nr.v