文件名称:uart_VHDL
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
UART的一段VHDL程序，可以作为参考-UART section of VHDL procedures, can be used as reference相关搜索： JAVA
UART
UART
(系统自动生成,下载前可以参看下载内容)
下载文件列表
uart_VHDL
.........\uart 源码 (Verilog)
.........\...................\address_decode.v
.........\...................\clock_divider.v
.........\...................\control_operation.v
.........\...................\cpu_interface.v
.........\...................\serial_interface.v
.........\...................\status_registers.v
.........\...................\tester.v
.........\...................\uart_tb.v
.........\...................\uart_top.v
.........\...................\xmit_rcv_control.v
.........\uart 源码 (Verilog)
.........\...................\address_decode.v
.........\...................\clock_divider.v
.........\...................\control_operation.v
.........\...................\cpu_interface.v
.........\...................\serial_interface.v
.........\...................\status_registers.v
.........\...................\tester.v
.........\...................\uart_tb.v
.........\...................\uart_top.v
.........\...................\xmit_rcv_control.v