文件名称:CPU
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算，并支持浮点数加、减、乘、除四种运算，支持与、或、异或、非4种逻辑运算，支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算，支持Load/Store操作，支持地址/立即数加载操作，支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。相关搜索： cpu
ALU
cpu
verilog
流水线
cpu
浮点
FPGA
CPU
流水
alu
verilog
CPU
ALU
寄存器
ALU
cpu
verilog
流水线
cpu
浮点
FPGA
CPU
流水
alu
verilog
CPU
ALU
寄存器
(系统自动生成,下载前可以参看下载内容)
下载文件列表
add.v
alu.v
condcontrol.v
control.v
datapath.v
div.v
d_32.v
d_32_bb.v
d_32_inst.v
d_8.v
d_8_1.v
d_8_1_bb.v
d_8_bb.v
fpu_arch.v
func_lib.v
instruction_32.v
instruction_32_1.v
instruction_32_1_bb.v
instruction_32_bb.v
instruction_32_inst.v
in_32.v
in_32_bb.v
in_32_inst.v
mul.v
pc.v
regfile.v
ss.v
ss_bb.v
ss_syn.v
stack.v
sub.v
alu.v
condcontrol.v
control.v
datapath.v
div.v
d_32.v
d_32_bb.v
d_32_inst.v
d_8.v
d_8_1.v
d_8_1_bb.v
d_8_bb.v
fpu_arch.v
func_lib.v
instruction_32.v
instruction_32_1.v
instruction_32_1_bb.v
instruction_32_bb.v
instruction_32_inst.v
in_32.v
in_32_bb.v
in_32_inst.v
mul.v
pc.v
regfile.v
ss.v
ss_bb.v
ss_syn.v
stack.v
sub.v