文件名称:D触发器的设计
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
D触发器的设计
主要用在时序电路中。
所用语言为Verilog HDL.-D flip-flop with the main design of the timing circuit. The language used for Verilog HDL.相关搜索： 触发器
主要用在时序电路中。
所用语言为Verilog HDL.-D flip-flop with the main design of the timing circuit. The language used for Verilog HDL.相关搜索： 触发器
(系统自动生成,下载前可以参看下载内容)
下载文件列表
D触发器的设计.doc