文件名称:I2C(VHDLVerilogHDL)
介绍说明－－下载内容均来自于网络，请自行研究使用
有两个，一个用VHDL编写的I2C，一个Verilog hdl语言编写的-Have two, one with VHDL prepared I2C, a Verilog hdl languages
(系统自动生成,下载前可以参看下载内容)
下载文件列表
| 文件名 | 大小 | 更新时间 |
|---|---|---|
| I2C总线VHDL | Verilog HDL源码 | |
| ...........................\i2c | ||
| ...........................\...\i2c | ||
| ...........................\...\...\bench | ||
| ...........................\...\...\.....\CVS | ||
| ...........................\...\...\.....\...\Entries | ||
| ...........................\...\...\.....\...\Repository | ||
| ...........................\...\...\.....\...\Root | ||
| ...........................\...\...\.....\verilog | ||
| ...........................\...\...\.....\.......\CVS | ||
| ...........................\...\...\.....\.......\...\Entries | ||
| ...........................\...\...\.....\.......\...\Repository | ||
| ...........................\...\...\.....\.......\...\Root | ||
| ...........................\...\...\.....\.......\i2c_slave_model.v | ||
| ...........................\...\...\.....\.......\spi_slave_model.v | ||
| ...........................\...\...\.....\.......\tst_bench_top.v | ||
| ...........................\...\...\.....\.......\wb_master_model.v | ||
| ...........................\...\...\CVS | ||
| ...........................\...\...\...\Entries | ||
| ...........................\...\...\...\Repository | ||
| ...........................\...\...\...\Root | ||
| ...........................\...\...\doc | ||
| ...........................\...\...\...\CVS | ||
| ...........................\...\...\...\...\Entries | ||
| ...........................\...\...\...\...\Repository | ||
| ...........................\...\...\...\...\Root | ||
| ...........................\...\...\...\i2c_specs.pdf | ||
| ...........................\...\...\...\src | ||
| ...........................\...\...\...\...\CVS | ||
| ...........................\...\...\...\...\...\Entries | ||
| ...........................\...\...\...\...\...\Repository | ||
| ...........................\...\...\...\...\...\Root | ||
| ...........................\...\...\...\...\I2C_specs.doc | ||
| ...........................\...\...\documentation | ||
| ...........................\...\...\.............\CVS | ||
| ...........................\...\...\.............\...\Entries | ||
| ...........................\...\...\.............\...\Repository | ||
| ...........................\...\...\.............\...\Root | ||
| ...........................\...\...\rtl | ||
| ...........................\...\...\...\CVS | ||
| ...........................\...\...\...\...\Entries | ||
| ...........................\...\...\...\...\Repository | ||
| ...........................\...\...\...\...\Root | ||
| ...........................\...\...\...\verilog | ||
| ...........................\...\...\...\.......\CVS | ||
| ...........................\...\...\...\.......\...\Entries | ||
| ...........................\...\...\...\.......\...\Repository | ||
| ...........................\...\...\...\.......\...\Root | ||
| ...........................\...\...\...\.......\i2c_master_bit_ctrl.v | ||
| ...........................\...\...\...\.......\i2c_master_byte_ctrl.v | ||
| ...........................\...\...\...\.......\i2c_master_defines.v | ||
| ...........................\...\...\...\.......\i2c_master_top.v | ||
| ...........................\...\...\...\.......\timescale.v | ||
| ...........................\...\...\...\vhdl | ||
| ...........................\...\...\...\....\CVS | ||
| ...........................\...\...\...\....\...\Entries | ||
| ...........................\...\...\...\....\...\Repository | ||
| ...........................\...\...\...\....\...\Root | ||
| ...........................\...\...\...\....\I2C.VHD | ||
| ...........................\...\...\...\....\i2c_master_bit_ctrl.vhd | ||
| ...........................\...\...\...\....\i2c_master_byte_ctrl.vhd | ||
| ...........................\...\...\...\....\i2c_master_top.vhd | ||
| ...........................\...\...\...\....\readme | ||
| ...........................\...\...\...\....\tst_ds1621.vhd | ||
| ...........................\...\...\sim | ||
| ...........................\...\...\...\CVS | ||
| ...........................\...\...\...\...\Entries | ||
| ...........................\...\...\...\...\Repository | ||
| ...........................\...\...\...\...\Root | ||
| ...........................\...\...\...\i2c_verilog | ||
| ...........................\...\...\...\...........\CVS | ||
| ...........................\...\...\...\...........\...\Entries | ||
| ...........................\...\...\...\...........\...\Repository | ||
| ...........................\...\...\...\...........\...\Root | ||
| ...........................\...\...\...\...........\run | ||
| .................... |