文件名称:Verilog--shiyanbaogao

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [WORD]
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 15kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 盼*
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的.

练习三 利用条件语句实现计数分频时序电路

实验目的:

1.  掌握条件语句在简单时序模块设计中的使用;

2.  学习在Verilog模块中应用计数器;

3.  学习测试模块的编写、综合和不同层次的仿真。

练习四 阻塞赋值与非阻塞赋值的区别

实验目的:

1.  通过实验,掌握阻塞赋值与非阻塞赋值的概念和区别;

2.  了解阻塞赋值与非阻塞赋值的不同使用场合;

3.  学习测试模块的编写、综合和不同层次的仿真。

-The experimental results are used to prepare MOSIN6 is achieved Verilog HDL language. Practice the use of conditional statements to achieve the three sub-frequency timing circuit count experimental purposes: 1. Have conditional statements in the simple timing of the use of modular design 2. Learning modules in the Verilog Application of counter 3. to learn the preparation of the test module, integrated and different levels of simulation. Practicing the four blocking assignment with the distinction between non-blocking assignment experimental purposes: 1. Through experiments, hands blocking assignment with the concept of non-blocking assignment and distinction 2. Understanding of blocking and nonblocking assignment assignment using different occasions 3. Test the preparation of learning modules, integrated and different levels of simulation.
相关搜索: 测试
verilog
hdl
HDL

(系统自动生成,下载前可以参看下载内容)

下载文件列表

Verilog--shiyanbaogao

.....................\Verilog--shiyanbaogao.doc

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org