文件名称:Revised_Verilog_code
介绍说明－－下载内容均来自于网络，请自行研究使用
简弘伦：Verilog HDL IC设计核心技术实例详解 源代码,更新版本-Honglun Jian, Revised Edition. Source coude of " Core Techniques of IC design"
(系统自动生成,下载前可以参看下载内容)
下载文件列表
习题.vsd
第9章：JPEG程序范例.doc
部分习题源码
............\ex2_2
............\.....\demux.fsdb
............\.....\ex2_2.v
............\.....\rtl_wrk
............\.....\.......\ex2_2
............\.....\.......\.....\verilog.asm
............\.....\.......\.....\_primary.dat
............\.....\.......\.....\_primary.vhd
............\.....\.......\_info
............\.....\run.do
............\ex2_3
............\.....\ex2_3.fsdb
............\.....\ex2_3.v
............\.....\ex2_3.v.bak
............\.....\rtl_wrk
............\.....\.......\ex2_3
............\.....\.......\.....\verilog.asm
............\.....\.......\.....\_primary.dat
............\.....\.......\.....\_primary.vhd
............\.....\.......\_info
............\.....\run.do
............\ex2_6
............\.....\ex2_6.fsdb
............\.....\ex2_6.v
............\.....\rtl_wrk
............\.....\.......\ex2_6
............\.....\.......\.....\verilog.asm
............\.....\.......\.....\_primary.dat
............\.....\.......\.....\_primary.vhd
............\.....\.......\_info
............\.....\run.do
............\ex3_3
............\.....\dff.prd
............\.....\dff.prj
............\.....\dff.v
............\.....\rev_1
............\.....\.....\dff.srr
............\.....\.....\syntmp
............\ex6_1
............\.....\comp.v
............\.....\comp4.v
............\.....\ex6_1.v
............\.....\rtl_wrk
............\.....\.......\comp
............\.....\.......\....\verilog.asm
............\.....\.......\....\_primary.dat
............\.....\.......\....\_primary.vhd
............\.....\.......\comp4
............\.....\.......\.....\verilog.asm
............\.....\.......\.....\_primary.dat
............\.....\.......\.....\_primary.vhd
............\.....\.......\ex6_1
............\.....\.......\.....\verilog.asm
............\.....\.......\.....\_primary.dat
............\.....\.......\.....\_primary.vhd
............\.....\.......\_info
............\.....\run.do
............\ex6_3
............\.....\mul.cr.mti
............\.....\mul.mpf
............\.....\mul.vcd
............\.....\rtl
............\.....\...\mul.v
............\.....\rtl_wrk
............\.....\.......\ex4_13
............\.....\.......\......\verilog.asm
............\.....\.......\......\_primary.dat
............\.....\.......\......\_primary.vhd
............\.....\.......\mul
............\.....\.......\...\verilog.asm
............\.....\.......\...\_primary.dat
............\.....\.......\...\_primary.vhd
............\.....\.......\sfifo
............\.....\.......\.....\verilog.asm
............\.....\.......\.....\_primary.dat
............\.....\.......\.....\_primary.vhd
............\.....\.......\stackc
............\.....\.......\......\verilog.asm
............\.....\.......\......\_primary.dat
............\.....\.......\......\_primary.vhd
............\.....\.......\top
............\.....\.......\...\verilog.asm
............\.....\.......\...\_primary.dat
............\.....\.......\...\_primary.vhd
............\.....\.......\_info
............\.....\run.do
............\.....\top.v
............\.....\transcript
............\ex6_4
............\.....\cas.cr.mti
............\.....\cas.mpf
............\.....\csa.rc
............\.....\csa8_4.v
............\.....\rtl_wrk
............\.....\.......\csa8_4
第9章：JPEG程序范例.doc
部分习题源码
............\ex2_2
............\.....\demux.fsdb
............\.....\ex2_2.v
............\.....\rtl_wrk
............\.....\.......\ex2_2
............\.....\.......\.....\verilog.asm
............\.....\.......\.....\_primary.dat
............\.....\.......\.....\_primary.vhd
............\.....\.......\_info
............\.....\run.do
............\ex2_3
............\.....\ex2_3.fsdb
............\.....\ex2_3.v
............\.....\ex2_3.v.bak
............\.....\rtl_wrk
............\.....\.......\ex2_3
............\.....\.......\.....\verilog.asm
............\.....\.......\.....\_primary.dat
............\.....\.......\.....\_primary.vhd
............\.....\.......\_info
............\.....\run.do
............\ex2_6
............\.....\ex2_6.fsdb
............\.....\ex2_6.v
............\.....\rtl_wrk
............\.....\.......\ex2_6
............\.....\.......\.....\verilog.asm
............\.....\.......\.....\_primary.dat
............\.....\.......\.....\_primary.vhd
............\.....\.......\_info
............\.....\run.do
............\ex3_3
............\.....\dff.prd
............\.....\dff.prj
............\.....\dff.v
............\.....\rev_1
............\.....\.....\dff.srr
............\.....\.....\syntmp
............\ex6_1
............\.....\comp.v
............\.....\comp4.v
............\.....\ex6_1.v
............\.....\rtl_wrk
............\.....\.......\comp
............\.....\.......\....\verilog.asm
............\.....\.......\....\_primary.dat
............\.....\.......\....\_primary.vhd
............\.....\.......\comp4
............\.....\.......\.....\verilog.asm
............\.....\.......\.....\_primary.dat
............\.....\.......\.....\_primary.vhd
............\.....\.......\ex6_1
............\.....\.......\.....\verilog.asm
............\.....\.......\.....\_primary.dat
............\.....\.......\.....\_primary.vhd
............\.....\.......\_info
............\.....\run.do
............\ex6_3
............\.....\mul.cr.mti
............\.....\mul.mpf
............\.....\mul.vcd
............\.....\rtl
............\.....\...\mul.v
............\.....\rtl_wrk
............\.....\.......\ex4_13
............\.....\.......\......\verilog.asm
............\.....\.......\......\_primary.dat
............\.....\.......\......\_primary.vhd
............\.....\.......\mul
............\.....\.......\...\verilog.asm
............\.....\.......\...\_primary.dat
............\.....\.......\...\_primary.vhd
............\.....\.......\sfifo
............\.....\.......\.....\verilog.asm
............\.....\.......\.....\_primary.dat
............\.....\.......\.....\_primary.vhd
............\.....\.......\stackc
............\.....\.......\......\verilog.asm
............\.....\.......\......\_primary.dat
............\.....\.......\......\_primary.vhd
............\.....\.......\top
............\.....\.......\...\verilog.asm
............\.....\.......\...\_primary.dat
............\.....\.......\...\_primary.vhd
............\.....\.......\_info
............\.....\run.do
............\.....\top.v
............\.....\transcript
............\ex6_4
............\.....\cas.cr.mti
............\.....\cas.mpf
............\.....\csa.rc
............\.....\csa8_4.v
............\.....\rtl_wrk
............\.....\.......\csa8_4