文件名称:verilog_sdram
- 所属分类：
- VHDL编程
- 资源属性：
- [ASM] [源码]
- 上传时间：
- 2012-11-26
- 文件大小：
- 2.08mb
- 下载次数：
- 0次
- 提 供 者：
- bigch*****
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
SDRAM读写控制的实现与Modelsim仿真,采用verilog HDL编写-sdram controller and simulate with modelsim
(系统自动生成,下载前可以参看下载内容)
下载文件列表
实战训练13 SDRAM读写控制的实现与Modelsim仿真\doc\micron_sdram.pdf
............................................\part1\part1_32\model\mt48lc2m32b2.v
............................................\.....\........\rtl\Command.v
............................................\.....\........\...\control_interface.v
............................................\.....\........\...\Params.v
............................................\.....\........\...\sdr_data_path.v
............................................\.....\........\...\sdr_sdram.v
............................................\.....\........\sim\Command.v
............................................\.....\........\...\control_interface.v
............................................\.....\........\...\mt48lc2m32b2.v
............................................\.....\........\...\Params.v
............................................\.....\........\...\sd32try.cr.mti
............................................\.....\........\...\sd32try.mpf
............................................\.....\........\...\sdram_test_tb.v
............................................\.....\........\...\sdr_data_path.v
............................................\.....\........\...\sdr_sdram.v
............................................\.....\........\...\sdtry.cr.mti
............................................\.....\........\...\vsim.wlf
............................................\.....\........\...\wave.do
............................................\.....\........\...\.ork\command\verilog.asm
............................................\.....\........\...\....\.......\_primary.dat
............................................\.....\........\...\....\.......\_primary.vhd
............................................\.....\........\...\....\..ntrol_interface\verilog.asm
............................................\.....\........\...\....\.................\_primary.dat
............................................\.....\........\...\....\.................\_primary.vhd
............................................\.....\........\...\....\mt48lc2m32b2\verilog.asm
............................................\.....\........\...\....\............\_primary.dat
............................................\.....\........\...\....\............\_primary.vhd
............................................\.....\........\...\....\sdram_test_tb\verilog.asm
............................................\.....\........\...\....\.............\_primary.dat
............................................\.....\........\...\....\.............\_primary.vhd
............................................\.....\........\...\....\..._data_path\verilog.asm
............................................\.....\........\...\....\.............\_primary.dat
............................................\.....\........\...\....\.............\_primary.vhd
............................................\.....\........\...\....\....sdram\verilog.asm
............................................\.....\........\...\....\.........\_primary.dat
............................................\.....\........\...\....\.........\_primary.vhd
............................................\.....\........\...\....\_info
............................................\.....\........\test_bench\sdram_test_tb.v
............................................\.....\........\wave\32wave.bmp
............................................\.....\....2_16\model\mt48lc8m16a2.v
............................................\.....\........\rtl\Command.v
............................................\.....\........\...\control_interface.v
............................................\.....\........\...\Params.v
............................................\.....\........\...\sdr_data_path.v
............................................\.....\........\...\sdr_sdram.v
............................................\.....\........\sim\Command.v
............................................\.....\........\...\control_interface.v
............................................\.....\........\...\mt48lc8m16
............................................\part1\part1_32\model\mt48lc2m32b2.v
............................................\.....\........\rtl\Command.v
............................................\.....\........\...\control_interface.v
............................................\.....\........\...\Params.v
............................................\.....\........\...\sdr_data_path.v
............................................\.....\........\...\sdr_sdram.v
............................................\.....\........\sim\Command.v
............................................\.....\........\...\control_interface.v
............................................\.....\........\...\mt48lc2m32b2.v
............................................\.....\........\...\Params.v
............................................\.....\........\...\sd32try.cr.mti
............................................\.....\........\...\sd32try.mpf
............................................\.....\........\...\sdram_test_tb.v
............................................\.....\........\...\sdr_data_path.v
............................................\.....\........\...\sdr_sdram.v
............................................\.....\........\...\sdtry.cr.mti
............................................\.....\........\...\vsim.wlf
............................................\.....\........\...\wave.do
............................................\.....\........\...\.ork\command\verilog.asm
............................................\.....\........\...\....\.......\_primary.dat
............................................\.....\........\...\....\.......\_primary.vhd
............................................\.....\........\...\....\..ntrol_interface\verilog.asm
............................................\.....\........\...\....\.................\_primary.dat
............................................\.....\........\...\....\.................\_primary.vhd
............................................\.....\........\...\....\mt48lc2m32b2\verilog.asm
............................................\.....\........\...\....\............\_primary.dat
............................................\.....\........\...\....\............\_primary.vhd
............................................\.....\........\...\....\sdram_test_tb\verilog.asm
............................................\.....\........\...\....\.............\_primary.dat
............................................\.....\........\...\....\.............\_primary.vhd
............................................\.....\........\...\....\..._data_path\verilog.asm
............................................\.....\........\...\....\.............\_primary.dat
............................................\.....\........\...\....\.............\_primary.vhd
............................................\.....\........\...\....\....sdram\verilog.asm
............................................\.....\........\...\....\.........\_primary.dat
............................................\.....\........\...\....\.........\_primary.vhd
............................................\.....\........\...\....\_info
............................................\.....\........\test_bench\sdram_test_tb.v
............................................\.....\........\wave\32wave.bmp
............................................\.....\....2_16\model\mt48lc8m16a2.v
............................................\.....\........\rtl\Command.v
............................................\.....\........\...\control_interface.v
............................................\.....\........\...\Params.v
............................................\.....\........\...\sdr_data_path.v
............................................\.....\........\...\sdr_sdram.v
............................................\.....\........\sim\Command.v
............................................\.....\........\...\control_interface.v
............................................\.....\........\...\mt48lc8m16