文件名称:XilinxOneWireInterface

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [PDF]
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 156kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • Yong*****
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

Xilinx公司的1 wire接口HDL源代码,可以用来读取1 wire的rom。-Xilinx Inc. 1 wire interface to HDL source code, can be used to read the 1 wire in the rom.
(系统自动生成,下载前可以参看下载内容)

下载文件列表

README

vhdl\bitreg.vhd

....\bytereg.vhd

....\clk_div.vhd

....\crcreg.vhd

....\jcounter.vhd

....\onewire_iface.vhd

....\onewire_iface_syn.prj

....\onewire_master.vhd

....\shreg.vhd

....\TEST_ONEWIRE_IFACE.DO

....\TEST_ONEWIRE_IFACE.VHD

vhdl

.erilog\bitreg.v

.......\clk_div.v

.......\crcreg.v

.......\defines.v

.......\glbl.v

.......\jcnt1.v

.......\jcnt2.v

.......\onewire_iface.v

.......\onewire_iface_syn.prj

.......\onewire_master.v

.......\parallel_sn_data.v

.......\sr1.v

.......\sr2.v

.......\TEST_NO_SLAVE.do

.......\TEST_NO_SLAVE.v

.......\TEST_ONEWIRE_WITH_BAD_CRC.do

.......\TEST_ONEWIRE_WITH_BAD_CRC.v

.......\TEST_ONEWIRE_WITH_VALID_CRC.do

.......\TEST_ONEWIRE_WITH_VALID_CRC.v

.......\TEST_SLAVE_PRESENT.do

.......\TEST_SLAVE_PRESENT.v

verilog

xapp198[1].pdf

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org