文件名称:vga_display

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [ASM] [源码]
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 2.34mb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 飞*
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

verilog实现vga显示,板子上验证正确性-verilog achieve vga display, verify the correctness of the board
(系统自动生成,下载前可以参看下载内容)

下载文件列表

进阶实验_06_VGA :通过VGA显示一个汉字,800X600@72Hz

............................................................\modelsim

............................................................\........\transcript

............................................................\........\VGA.cr.mti

............................................................\........\vga.do

............................................................\........\VGA.mpf

............................................................\........\vsim.wlf

............................................................\........\work

............................................................\........\....\@a@l@t@e@r@a_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s

............................................................\........\....\..........................................\verilog.asm

............................................................\........\....\..........................................\_primary.dat

............................................................\........\....\..........................................\_primary.vhd

............................................................\........\....\@a@l@t@e@r@a_@m@f_@h@i@n@t_@e@v@a@l@u@a@t@i@o@n

............................................................\........\....\...............................................\_primary.dat

............................................................\........\....\...............................................\_primary.vhd

............................................................\........\....\@a@l@t@e@r@a_@m@f_@m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n

............................................................\........\....\...........................................................\verilog.asm

............................................................\........\....\...........................................................\_primary.dat

............................................................\........\....\...........................................................\_primary.vhd

............................................................\........\....\@m@f_cycloneiii_pll

............................................................\........\....\...................\_primary.dat

............................................................\........\....\...................\_primary.vhd

............................................................\........\....\@m@f_pll_reg

............................................................\........\....\............\_primary.dat

............................................................\........\....\............\_primary.vhd

............................................................\........\....\@m@f_stratixiii_pll

............................................................\........\....\...................\_primary.dat

............................................................\........\....\...................\_primary.vhd

............................................................\........\....\@m@f_stratixii_pll

............................................................\........\....\..................\_primary.dat

............................................................\........\....\..................\_primary.vhd

............................................................\........\....\@m@f_stratix_pll

............................................................\........\....\................\_primary.dat

............................................................\........\....\................\_primary.vhd

............................................................\........\....\@r@o@m

............................................................\........\....\......\verilog.asm

............................................................\........\....\......\_primary.dat

............................................................\........\....\......\_primary.vhd

............................................................\........\....\@v@g@a_@c@t@l

..................................

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org