文件名称:clock

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [VHDL] [源码]
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 791kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 胡*
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

自己用Verilog HDL编的一个时钟程序,可以自动计时,设置闹钟,倒计时等功能-a timer programed with Verilog
(系统自动生成,下载前可以参看下载内容)

下载文件列表

clock\clk.bgn

.....\clk.bit

.....\clk.bld

.....\clk.cmd_log

.....\clk.drc

.....\clk.lso

.....\clk.ncd

.....\clk.ngc

.....\clk.ngd

.....\clk.ngr

.....\clk.pad

.....\clk.par

.....\clk.pcf

.....\clk.prj

.....\clk.ptwx

.....\clk.stx

.....\clk.syr

.....\clk.twr

.....\clk.twx

.....\clk.ucf

.....\clk.unroutes

.....\clk.ut

.....\clk.v

.....\clk.xpi

.....\clk.xst

.....\clk_bitgen.xwbt

.....\clk_envsettings.html

.....\clk_guide.ncd

.....\clk_map.map

.....\clk_map.mrp

.....\clk_map.ncd

.....\clk_map.ngm

.....\clk_map.xrpt

.....\clk_ngdbuild.xrpt

.....\clk_pad.csv

.....\clk_pad.txt

.....\clk_par.xrpt

.....\clk_summary.html

.....\clk_summary.xml

.....\clk_usage.xml

.....\clk_xst.xrpt

.....\clock.gise

.....\clock.v

.....\clock.xise

.....\delay.v

.....\display.bld

.....\display.ncd

.....\display.ngd

.....\display.pad

.....\display.par

.....\display.pcf

.....\display.ptwx

.....\display.twr

.....\display.twx

.....\display.unroutes

.....\display.v

.....\display.xpi

.....\display_guide.ncd

.....\display_map.map

.....\display_map.mrp

.....\display_map.ncd

.....\display_map.ngm

.....\display_map.xrpt

.....\display_ngdbuild.xrpt

.....\display_pad.csv

.....\display_pad.txt

.....\display_par.xrpt

.....\display_summary.xml

.....\display_usage.xml

.....\iseconfig\clk.xreport

.....\.........\clock.projectmgr

.....\.........\clock.xreport

.....\.........\display.xreport

.....\key.v

.....\pa.fromNetlist.tcl

.....\planAhead.ngc2edif.log

.....\........._run_1\clock.data\constrs_1\designprops.xml

.....\...............\..........\.........\fileset.xml

.....\...............\..........\.........\usercols.xml

.....\...............\..........\runs\impl_1.psg

.....\...............\..........\....\runs.xml

.....\...............\..........\sources_1\chipscope.xml

.....\...............\..........\.........\fileset.xml

.....\...............\..........\.........\hd.xml

.....\...............\..........\.........\ports.xml

.....\...............\..........\wt\webtalk_pa.xml

.....\...............\clock.ppr

.....\...............\planAhead.jou

.....\...............\planAhead.log

.....\...............\planAhead_run.log

.....\second.v

.....\usage_statistics_webtalk.html

.....\webtalk.log

.....\webtalk_pn.xml

.....\xlnx_auto_0_xdb\cst.xbcd

.....\.st\work\hdllib.ref

.....\...\....\vlg1C\second.bin

.....\...\....\....E\display.bin

.....\...\....\...20\clock.bin

.....\...\....\...32\clk.bin

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org