文件名称:PipelineCPU

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [VHDL] [源码]
  • 上传时间:
  • 2013-11-01
  • 文件大小:
  • 12kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • Pe***
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

设计一个32位流水线MIPS微处理器,具体要求如下:

1. 至少运行下列MIPS32指令。

①算术运算指令:ADD、ADDU、SUB、SUBU、ADDI、ADDIU。

②逻辑运算指令:AND、OR、NOR、XOR、ANDI、ORI、XORI、SLT、SLTU、SLTI、SLTIU。

③移位指令:SLL、SLLV、SRL、SRLV、SRA。

④条件分支指令:BEQ、BNE、BGEZ、BGTZ、BLEZ、BLTZ。

⑤无条件跳转指令:J、JR。

⑥数据传送指令:LW、SW。

⑦空指令:NOP。

2. 采用5级流水线技术,对数据冒险实现转发或阻塞功能。

3. 在XUP Virtex-II Pro开发系统中实现MIPS微处理器,要求CPU的运行速度大于25MHz。-Design a 32-bit pipelined MIPS microprocessor, the specific requirements are as follows: 1. At least run the following MIPS32 instruction. ① arithmetic instructions: ADD, ADDU, SUB, SUBU, ADDI, ADDIU. ② logical operation instructions: AND, OR, NOR, XOR, ANDI, ORI, XORI, SLT, SLTU, SLTI, SLTIU. ③ shift instruction: SLL, SLLV, SRL, SRLV, SRA. ④ conditional branch instruction: BEQ, BNE, BGEZ, BGTZ, BLEZ, BLTZ. ⑤ unconditional jump instruction: J, JR. ⑥ data transfer instruction: LW, SW. ⑦ dummy: NOP. (2) using five pipeline technology, adventure on the forwarding or blocking of data functions. 3 In the XUP Virtex-II Pro development system to achieve MIPS microprocessors, requires the CPU to run faster than 25MHz.
(系统自动生成,下载前可以参看下载内容)

下载文件列表





ALU.v

DataRAM.v

Decode.v

EX.v

ID.v

IF.v

InstructionROM.v

MipsPipelineCPU.v

MultiRegisters.v

addr_forward_4.v

addr_sel_4.v

con_addr_32.v

ff_lib.v

mux_4.v

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org