文件名称:Timing-Analysis

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [PDF]
  • 上传时间:
  • 2013-04-14
  • 文件大小:
  • 10.13mb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 张*
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

关于VHDL/VERILOG进行EDA设计时序分析时需要注意的一些需要注意的问题及处理策略,保证相当实用,请需要的人参考-VHDL/VERILOG the EDA design timing analysis need to pay attention to some issues that need attention and treatment strategies, guaranteed to be quite practical, please need Reference
(系统自动生成,下载前可以参看下载内容)

下载文件列表





Timing-Analysis\Xilinx_constraints.pdf

...............\Xilinx公司对高速PCB信号的优化设计.pdf

...............\关于maoci的讨论和可靠性有关的几个概念.doc

...............\华为静态时序分析与逻辑设计.pdf

...............\同步电路设计中CLOCK SKEW的分析.doc

...............\大型设计中FPGA 的多时钟设计策略.pdf

...............\时序分析之1静态分析基础.pdf

...............\时序分析之2Timequest教程.pdf

...............\时序分析之3优化策略.pdf

...............\系统时序基础理论.pdf

...............\经典时序.pdf

...............\静态时序分析(Static Timing Analysis)基础与应用.pdf

Timing-Analysis

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org