文件名称:各种基础module打包下载全集

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • 上传时间:
  • 2017-12-11
  • 文件大小:
  • 7kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • Harrypo********
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

例如分频器,alu,ram的verilog实现(The implementation of divider, alu, ram etc. in verilog)
相关搜索: verilog
vivado
fpga

(系统自动生成,下载前可以参看下载内容)

下载文件列表

文件名大小更新时间
alu.v 3130 2017-12-04
Asynchronous_D_FF.v 478 2017-11-13
Counter8.v 637 2017-11-20
Decoder.v 2884 2017-11-27
display7.v 1094 2017-11-19
Divider.v 4998 2017-11-20
JK_FF.v 825 2017-11-13
Pcreg.v 814 2017-11-27
ram.v 1588 2017-11-27
ram2.v 634 2017-11-27
Regfiles.v 2990 2017-11-27
Selector.v 2294 2017-11-27
Synchronous_D_FF.v 443 2017-11-13

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org