文件名称:cy4ex1
- 所属分类：
- VHDL编程
- 资源属性：
- 上传时间：
- 2018-02-03
- 文件大小：
- 32kb
- 下载次数：
- 0次
- 提 供 者：
- xiaowa******
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
特权同学FPGA开发板的verilog项目代码(the verilog code project of Tequan Altera cyclone4 FPGA development board)
(系统自动生成,下载前可以参看下载内容)
下载文件列表
| 文件名 | 大小 | 更新时间 |
|---|---|---|
| cy4ex1\cy4.qpf | 1272 | 2015-08-12 |
| cy4ex1\cy4.qsf | 4590 | 2015-08-31 |
| cy4ex1\cy4.qws | 1104 | 2015-08-31 |
| cy4ex1\cy4_nativelink_simulation.rpt | 977 | 2015-08-31 |
| cy4ex1\output_files\cy4.sof | 358638 | 2015-08-12 |
| cy4ex1\simulation\modelsim\cy4.sft | 323 | 2015-08-12 |
| cy4ex1\simulation\modelsim\cy4.vo | 3768 | 2015-08-12 |
| cy4ex1\simulation\modelsim\cy4.vt | 2204 | 2015-08-12 |
| cy4ex1\simulation\modelsim\cy4_8_1200mv_0c_slow.vo | 3785 | 2015-08-12 |
| cy4ex1\simulation\modelsim\cy4_8_1200mv_0c_v_slow.sdo | 2689 | 2015-08-12 |
| cy4ex1\simulation\modelsim\cy4_8_1200mv_85c_slow.vo | 3786 | 2015-08-12 |
| cy4ex1\simulation\modelsim\cy4_8_1200mv_85c_v_slow.sdo | 2702 | 2015-08-12 |
| cy4ex1\simulation\modelsim\cy4_min_1200mv_0c_fast.vo | 3787 | 2015-08-12 |
| cy4ex1\simulation\modelsim\cy4_min_1200mv_0c_v_fast.sdo | 2692 | 2015-08-12 |
| cy4ex1\simulation\modelsim\cy4_modelsim.xrf | 457 | 2015-08-12 |
| cy4ex1\simulation\modelsim\cy4_run_msim_rtl_verilog.do | 625 | 2015-08-31 |
| cy4ex1\simulation\modelsim\cy4_run_msim_rtl_verilog.do.bak | 585 | 2015-08-12 |
| cy4ex1\simulation\modelsim\cy4_v.sdo | 2702 | 2015-08-12 |
| cy4ex1\simulation\modelsim\modelsim.ini | 11131 | 2015-08-31 |
| cy4ex1\simulation\modelsim\msim_transcript | 1849 | 2015-08-31 |
| cy4ex1\simulation\modelsim\rtl_work\cy4\verilog.prw | 201 | 2015-08-31 |
| cy4ex1\simulation\modelsim\rtl_work\cy4\verilog.psm | 2888 | 2015-08-31 |
| cy4ex1\simulation\modelsim\rtl_work\cy4\_primary.dat | 274 | 2015-08-31 |
| cy4ex1\simulation\modelsim\rtl_work\cy4\_primary.dbs | 392 | 2015-08-31 |
| cy4ex1\simulation\modelsim\rtl_work\cy4\_primary.vhd | 211 | 2015-08-31 |
| cy4ex1\simulation\modelsim\rtl_work\cy4_vlg_tst\verilog.prw | 451 | 2015-08-31 |
| cy4ex1\simulation\modelsim\rtl_work\cy4_vlg_tst\verilog.psm | 4808 | 2015-08-31 |
| cy4ex1\simulation\modelsim\rtl_work\cy4_vlg_tst\_primary.dat | 470 | 2015-08-31 |
| cy4ex1\simulation\modelsim\rtl_work\cy4_vlg_tst\_primary.dbs | 655 | 2015-08-31 |
| cy4ex1\simulation\modelsim\rtl_work\cy4_vlg_tst\_primary.vhd | 82 | 2015-08-31 |
| cy4ex1\simulation\modelsim\rtl_work\_info | 1408 | 2015-08-31 |
| cy4ex1\simulation\modelsim\rtl_work\_vmake | 26 | 2015-08-31 |
| cy4ex1\simulation\modelsim\vsim.wlf | 73728 | 2015-08-31 |
| cy4ex1\source_code\cy4.v | 886 | 2015-08-22 |
| cy4ex1\simulation\modelsim\rtl_work\cy4 | 0 | 2015-08-31 |
| cy4ex1\simulation\modelsim\rtl_work\cy4_vlg_tst | 0 | 2015-08-31 |
| cy4ex1\simulation\modelsim\rtl_work\_temp | 0 | 2015-08-31 |
| cy4ex1\simulation\modelsim\rtl_work | 0 | 2015-08-31 |
| cy4ex1\simulation\modelsim | 0 | 2015-08-31 |
| cy4ex1\output_files | 0 | 2015-08-31 |
| cy4ex1\simulation | 0 | 2015-08-25 |
| cy4ex1\source_code | 0 | 2015-08-25 |
| cy4ex1 | 0 | 2015-08-31 |