文件名称:至简设计法--闹钟
介绍说明－－下载内容均来自于网络，请自行研究使用
闹钟
工程说明
本工程包括矩阵键盘和数码管显示模块，共同实现一个带有闹钟功能、可设置时间的数字时钟。
案例补充说明
我们通过建立四个清晰直观的模块（数码管显示模块，矩阵键盘扫描模块，时钟计数模块，闹钟设定模块），以及建立完善的信号列表和运用verilog语言编写简洁流畅的代码，实现电子闹钟时、分、秒计时以及设置、修改、重置等功能。(alarm clock
Engineering descr iption
This project includes matrix keyboard and digital display module, together with a digital clock with alarm clock function and set time.
Case Supplement
We build four clear and intuitive module (digital display module, matrix keyboard scanning module, clock counting module, alarm clock module), and establish and perfect the code signal list using Verilog language is concise and fluent, electronic clock, minutes and seconds, setting, modify, reset and other functions.)
工程说明
本工程包括矩阵键盘和数码管显示模块，共同实现一个带有闹钟功能、可设置时间的数字时钟。
案例补充说明
我们通过建立四个清晰直观的模块（数码管显示模块，矩阵键盘扫描模块，时钟计数模块，闹钟设定模块），以及建立完善的信号列表和运用verilog语言编写简洁流畅的代码，实现电子闹钟时、分、秒计时以及设置、修改、重置等功能。(alarm clock
Engineering descr iption
This project includes matrix keyboard and digital display module, together with a digital clock with alarm clock function and set time.
Case Supplement
We build four clear and intuitive module (digital display module, matrix keyboard scanning module, clock counting module, alarm clock module), and establish and perfect the code signal list using Verilog language is concise and fluent, electronic clock, minutes and seconds, setting, modify, reset and other functions.)
(系统自动生成,下载前可以参看下载内容)
下载文件列表
至简设计法--闹钟.docx