搜索资源列表
lpc2103
- lpc2103串口发送数据。使用外部11.0592MHz晶振，不使用PLL，Fpclk = 1/4 Fcclk。
clkconv
- 一种方便的全数字时钟频率转换电路设计，不使用PLL，转换档位多，资源占用少。
复件 数字锁相环程序
- 数字锁相环DPLL源程序，用cpld编写，展开后文件比较多，大家请耐心使用。谢谢，多多支持-DPLL source with cpld prepared after the start of more documents, please use patience. Thank you, the generous support!
PLLpro
- 关于数字锁相环的使用，结合FM,AM的使用来说明-DPLL on the use of combined FM and AM to illustrate the use of
HT1621Control
- 本源程序使用C51控制的PLL(SANYO LC72131)收音,可以通过HT1621驱动LCD显示,有完整的按键控制程序模块,能通过KEY进行各种功能操作,整个程序采用模块化设计,移植方便,可以初学者参考使用.(之前的那个也是我上载的,怎么就没开通?)-C51 use the source control PLL (SANYO LC72131) radio, Driving through HT1621 LCD Display, a
Div20PLL
- 使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享-PLL using VHDL, VHDL is learning a good example, sharing with the public
fucksonofbitch
- 模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接，构成低通滤波电路，保证时钟模块的可靠供电。模块使用外部滤波器回路来抑制信号抖动和电
pll1
- dsp5509的pll使用例程，可以很好帮助大家学习DSP，是我开发板带的例程，希望和大家分享。-dsp5509 the pll use routines, which can help people acquire DSP, I developed the strip routines, and hopes to share with you all. Thank you
my_pll
- VHDL程序，使用锁相法实现位同步的算法，并可以对算法进行仿真-VHDL, the use of lock-in-law to achieve the synchronization algorithm, the algorithm can be simulated
2001_PLL
- 2001年全国大学生电子设计竞赛“索尼杯”得主——调频收音机 本调频收音机主要由索尼公司的FM/AM收音机芯片CXA1019、ROHM公司的PLL频率合成器BU2614(本刊网站上提供了该芯片的资料)和单片机组成。系统以单片机AT89C51为控制核心,实现全频搜索、指定频率范围搜索和手动搜索 数控电位器(X9511)的引入使得音量连续调节而无滑动噪声 液晶显示器显示载频和时钟等信息 采用DC-DC电压转换器使整机在3V电源下稳定工作
lpc2103
- lpc2103串口发送数据。使用外部11.0592MHz晶振，不使用PLL，Fpclk = 1/4 Fcclk。
PLL
- 该程序是基于c8051f120单片机开发的、关于使用其内部锁相环为系统时钟。比较适合于初学者-The program is based on c8051f120 MCU developed on the use of its internal PLL for system clock. More suitable for beginners
PLL
- 一个基于FPGA的设计，使用锁相环，可以输出多个不同频率的时钟-failed to translate
PLL
- fpga锁相环的使用例程，可以教您如何使用PLL锁相环。-FPGA phase-locked loop using the routines, can teach you how to use PLL phase locked loop.
微信的FOC方案_AN1299
- 微 芯的FOC方案，这是使用PLL锁相环设计的，比1078的反正切要好(FOC scheme, which is the use of PLL phase-locked loop design, is better than 1078 point anyway)
ADF4360-9使用笔记
- ADI公司ADF4360-9 PLL+VCO频综芯片调试笔记(ADI ADF4360-9 PLL+VCO frequency synthesizer chip debugging notes)
PLL
- 使用PLL对GPS接收机所捕获的信号进行跟踪(Using PLL to track the signals captured by the GPS receiver)
PLL
- pll的matlab仿真模型，完整，可以使用(Matlab simulation model of PLL,Complete,can be used)
锁相环频率合成
- 基于51单片机的锁相环频率合成器的设计。使用PLL集成芯片CD4046，可编程分频芯片CD4522（同MC14522），使用LCD1602显示，频率由按键输入。标准输入信号为1khz方波。(Design of PLL Frequency Synthesizer Based on 51 single chip microcomputer. Using PLL integrated chip CD4046, programmable fre
PLL
- 测量三相交流电源的线电压，使用PLL跟踪其相位或者频率，对于锁相环的设计和学习，有一定的参考价值。(Measuring the line voltage of three-phase AC power supply and tracking its phase or frequency with PLL are of certain reference value for the design and learning of PLL.)