搜索资源列表

  1. qdq_new

    0下载:
  2. 采用Verilog HDL设计,在掌宇智能开发板上得到实现 根据抢答器的原理,整个电路可划分为三部分:采样电路、门控电路和译码电路- Uses Verilog the HDL design, obtains the realization basis on the palm space intelligence development board to snatch the answering principle, the en
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:65564
    • 提供者:huhu
  1. FM-code

    0下载:
  2. 实现把一个大电路划分成两个小电路,并满足一定的约束条件,如面积、引角约束
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:15508
    • 提供者:朱亚华
  1. 交通灯VHDL

    0下载:
  2. 相关知识 本实验要设计实现一个十字路口的交通灯控制系统,与其他控制系统一样,本系统划分为控制器和受控电路两部分。控制器使整个系统按设定的工作方式交替指挥双方向车辆通行,并接收受控部分的反馈信号,决定其状态转换方向及输出信号,控制整个系统的工作过程。 路*通灯控制系统的有东西路和南北路交通灯 R(红)、Y(黄)、G(绿)三色,所有灯均为高电平点亮。设置20s 的通行时间和5s 转换时间的变模定时电路,用数码管显示剩余时间。提供系统正常工作
  3. 所属分类:文档资料

  1. qdq_new

    0下载:
  2. 采用Verilog HDL设计,在掌宇智能开发板上得到实现 根据抢答器的原理,整个电路可划分为三部分:采样电路、门控电路和译码电路- Uses Verilog the HDL design, obtains the realization basis on the palm space intelligence development board to snatch the answering principle, the en
  3. 所属分类:VHDL编程

    • 发布日期:2024-06-13
    • 文件大小:65536
    • 提供者:
  1. FM-code

    0下载:
  2. 实现把一个大电路划分成两个小电路,并满足一定的约束条件,如面积、引角约束-To realize a large circuit is divided into two smaller circuits, and to meet certain restrictive conditions, such as size, angle primer binding
  3. 所属分类:数学计算/工程计算

    • 发布日期:2024-06-13
    • 文件大小:181248
    • 提供者:朱亚华
  1. I2C-BUS-Specification(Chinese)

    0下载:
  2. I2C 总线是一种用于IC 器件之间连接的二线制总线。它通过SDA(串行数据线)及SCL(串行时钟线)两根线在连到总线上的器件之间传送数据,并根据地址识别每个器件:不管是单片机、存储器、LCD 驱动器还是键盘接口。I2C 能用于替代标准的并行总线,能连接各种集成电路和功能模块。支持IIC 的设备有微控制器、ADC、DAC、储存器、LCD 控制器、LED 驱动器以及实时时钟等。采用I2C 总线标准的单片机或IC 器件,其内部不仅有I2C
  3. 所属分类:文件格式

    • 发布日期:2024-06-13
    • 文件大小:782336
    • 提供者:PHOEBE
  1. a-design-of-8b_10bSerDes

    0下载:
  2. 。论文首先给出了8b/10bSerDes的系 统结构,将其分为发送端和接收端两个部分,然后按照功能的不同,对电路进 行了模块划分,并且设计了其中的4个主要模块.8b/10b编码模块、8b/10b解码 模块、10:1并串转换模块和1:10串并转换模块。-A Design of 8b/1 0bSerDes
  3. 所属分类:行业发展研究

    • 发布日期:2024-06-13
    • 文件大小:3177472
    • 提供者:梧桐雨
  1. trafficlight

    0下载:
  2. 本课程设计侧重于逻辑电路设计同时采用VHDL硬件描述语言辅助完成对十字路*通灯的功能仿真。在设计过程中,重点探讨了交通灯控制系统的设计思路和功能模块的划分,对设计过程中出现的问题详细进行。系统主要由四个模块组成:时钟分频模块、交通灯的控制及计时模块、扫描显示译码模块。-This course is designed to focus on the logic design using VHDL hardware descr iptio
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2024-06-13
    • 文件大小:346112
    • 提供者:黄颖
  1. fdiv_test_isim_beh

    0下载:
  2. VHDL主要用于描述数字系统的结构、行为、功能和接口。除了许多具有硬件特性的句子外,VHDL语言形式、描述风格和语法与一般计算机高级语言非常相似。VHDL的程序结构是一个工程设计,或设计实体(可以是一个组件,一个电路模块或一个系统)被划分为外部(或可见部分,和端口)和内部(或不可视)-VHDL is used primarily to describe the structure, behavior, function, and int
  3. 所属分类:VHDL编程

    • 发布日期:2024-06-13
    • 文件大小:393216
    • 提供者:小陈
  1. partitioning

    0下载:
  2. 基于蚁群算法的二电路划分优化java源代码(Ant colony optimization based circuit partitioning java source code)
  3. 所属分类:数值算法/人工智能

    • 发布日期:2024-06-13
    • 文件大小:21504
    • 提供者:wang1996
  1. metis-5.1.0

    0下载:
  2. METIS是由Karypis Lab开发的一个具有强大功能的图切分软件包。准确来说,METIS是一个串行图切分的软件包,Karypis Lab还提供了并行版的图切分软件包parMETIS和支持超图和电路划分的hMETIS。METIS的算法设计主要基于多层次递归二分切分法、多层次K路切分法以及多约束划分机制。用户使用METIS软件包时,可以根据需要选择相应的切分方式(METIS was developed by Karypis Lab w
  3. 所属分类:数值算法/人工智能

    • 发布日期:2024-06-13
    • 文件大小:5047296
    • 提供者:chaoren

源码中国 www.ymcn.org