搜索资源列表
pingyi
- 7个不变矩具有平移、比例和旋转不变性的矩不变量。而这个程序是实现平移的。-Seven moment invariants with translation, scale and rotation invariance of moment invariants. And this process is to achieve the translation.
ocrad-0.7
- 现在最流行的Linux环境下的ocr软件，简单易用，这是它的0.7版本。-Now the most popular Linux environment ocr software, easy to use, that is its 0.7 version.
myjiaotongdeng
- 本例实现交通灯的控制，用LED显示灯表示交通状态，并以7段数码管显示当前状态剩余秒数。 主干道绿灯亮时，支干道红灯亮，反之依然，二者交替允许通行，主干道每次放行35秒，支干道每次放行25秒。每次由绿灯变为红灯的过程当中，亮光的黄灯作为过度，黄灯时间为5秒。-Example realize the control of traffic lights with LED lights that show the traffic statu
viterbidecoder
- 2，1，7卷积码的viterbi译码算法的FPGA实现，内容详细，而且附带源代码。-2,1,7 convolutional code of viterbi decoding algorithm realize the FPGA and detailed, but the source code attached.
mytaxi
- 本出租车计费器要实现的功能是出租车按行驶里程收费，起步费为7.0元，行驶3公里后再按2元/公里计费，车停时不计费。能预置起步费和每公里收费，并能模拟汽车启动、停止、车速等状态。-The taxi meter in order to achieve the function is by taxi mileage charges initial fees of 7.0 million, three kilometers later trav
7
- 题目7：输入四个十进制数（0-50）。 要求： （1）十进制输出偶数的个数。 （2）统计偶数的和 和 奇数和，并以从大到小的顺序输出这两个数。 （3）用十进制显示第二大的数。 -Title 7: Enter the four decimal number (0-50). Requirements: (1) even the number of decimal output. (2) Statistics and ev
1
- ：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --高4位进行动态显示。小数点表示是千位，即KHz。 -: Frequency meter. With four shows that will automatically count seven decimal results, automatic selection of high-effective data for dynamic display
seven_segment
- 以QuatusⅡ为平台，用HVDL语言实现7段数码管译码器的功能。-Quatus Ⅱ as a platform to use language to achieve HVDL digital tube 7 decoder functions.
bubianju
- 7个不变矩的在Matlab中的实现，提供代码供大家参考。-Seven invariant moments of the realization in Matlab to provide the code for your reference.
7led
- dp_xiliux 的 CPLD Verilog设计实验,7个LED演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, 7 LED demo. code test.
stdsoap2-2.7.10-upd
- gsoap 2.7.10最新版本，包括源码。-gsoap 2.7.10 latest version, including source code.
AlteraQuartusI7.2
- Altera Quartus Ii 7.2 实用指南-Altera Quartus Ii 7.2 实用??南
paobiao
- 软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 这个实例实现通过ModelSim工具实现一个具有“百分秒，秒，分”计时功能的数字跑表； 2. 工程在project文件夹中，双击paobiao.ise文件打开工程； 3. 源文件在rtl文件夹中，paobiao.v为设计文件，paobiao_tb.tbw是仿真测试文件； 4. 打开工程后，在工程浏览器中选择paobiao_tb.t
Crack
- quartus ii 7.1 7.0crack
comp
- 计算器显示部分的7段译码管。输入四位的二进制端口，输出7位的译码端口-Calculator shows that part of paragraph 7 decoding tube. Binary four input ports, output port 7 of the decoding
1243687
- 数字频率计VHDL程序 --文件名：plj.vhd。 --功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --高4位进行动态显示。小数点表示是千位，即KHz。-Digital Cymometer VHDL procedures- File name: plj.vhd.- Function: frequency meter. With four shows that will
ARM7_verilog
- arm 7 verilog code used setup soc
7
- 用个开关作为表决器的7个输入变量，输入变量为‘1’时表示“赞同”；输入变量为‘0’时表示不赞同。输出接到一二极管上，灯亮表示通过，灯不亮表示不同。采用行为描述的设计，用一变量count表示选举通过的总人数，即7个开关中按下的总数，如果count>3，则表示通过。-Using a switch as a voting machine seven input variables, input variables for the 1,
colorful_signal
- 设计并调试好一个VGA彩条信号发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）进行硬件验证。 设计思路 由系统提供的时钟源引入
xunhuanma
- （7，3）循环码的编码和译码，还可以纠错一位，检错两位。在ketang-(7,3) cyclic code encoding and decoding, error correction can also be one of two error. In ketang