搜索资源列表
dsp-builder-7.2-crack
- 5款altera的FPGA开发板原理图，详细介绍了板子的构成及功能-Altera paragraph 5 of the FPGA development board schematics, detailed information on the composition and functions of board
tex
- 一款制作IE特效的工具继承了前作的方便好用，预览快速，不切换窗口，代码开放与1.0版本相比： 1；由于将所有滤镜放在一个界面，所以体积更小 2；结构上分三步，比原作思路清晰 3；比原作新增4款滤镜 4；允许同时使用几款滤镜，效果更好 5；中间有分步源代码，有教学意义（不熟悉者请不要改） 6；在第三步中可以手动修改源代码，并生成预览 7；不足之处为：在预览时经常要单击两下才有效 -IE produced a succession of
7
- 通讯编程类实现串口通讯很好实现了FPGA的串口通讯-Programming category of communication a good serial communication implementation of the FPGA implementation of serial communication
7
- 王金明verilog第7章 适合初学者-Wang Jinming verilog Chapter 7 for beginners
mcu_8
- 使用函数实现简单的八位处理器 软件开发环境：ISE 7.1i 仿真环境：ISE Simulator 1. 这个实例实现通过ISE Simulator工具实现一个可以进行两个八位操作数四种操作的简单处理器； 2. 工程在project文件夹中，双击mpc.ise文件打开工程； 3. 源文件在rtl文件夹中，mpc.v为设计文件，mpc_tb.tbw是仿真波形文件； 4. 打开工程后，在工程浏览器中选择
Excelmo
- Excel的10个实例模板，有关VBA的-Excel template of the 10 instances, the VBA' s! ! ! !
SSC
- Implement the 7 segment diplay on spartan 3
ruan
- 扩频发射机，信道编码采用(2, 1, 7)卷积 码, 扩频模块采用扩频长度255 的kasami码, 极性变换模块为3bit 量化模式, 内插模块为每两比特间插入7bit 和输出滤波为16 阶的FIR 滤波器。-direct sequence spread spectrum transmitter
e4
- 7段数码管译码器,用VHDL在FPGA2000上显示-7 LED decoder with VHDL shown in FPGA2000
7
- verilog 写的 “梁祝”乐曲演奏电路-verilog wrote " The Butterfly Lovers" music concert circuit
asas(7)
- 下面是我编的一个软硬阈值去噪的matlab程序 下面是我编的一个软硬阈值去噪的matlab程序：thr=sigma*(2*lgN)1/2/lg(j+1) 用[x,xn]=wnoise(2,10,6) 产生噪声测试数据-The following is Part I of a of hard and soft threshold denoising matlab procedure is the following hardwa
XSADC
- 适用软件：Code Warrior 4.7 Target : MC9S12XS128单片机 Crystal: 16.000Mhz busclock: 8.000MHz pllclock:16.000MHz 本程序主要包括以下功能： 1.设置锁相环和总线频率； 2.IO口使用； 3.共四路ATD使用及显示方法。 LED计数，根据灯亮可以读取系统循环了多少次-Code Warrior 4.7 Tar
sevenvote
- 本设计师一个7人表决器，用7个开关作为7个输入变量，输入变量是 1 时表示赞同，输入变量为 0 时表示不赞同。-The designer of a voting machine 7 with 7 switch 7 as input variables, input variables is a' 1 ' when agreed input variables for the' 0' that do not ag
7
- c++完美编程 实例 第7 章 -programming c++ a perfect example of Chapter 7! ! !
mul
- 加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1 ，加法器精度为操作数位数的2倍，需要的与门数等于操作数的平方。 因此 8 位乘法器需要7个15位加法器和64个与门-Adder tree multiplier multiplier combination of shift and add multiplier advantage of look-up table. It uses the a
HANMINGMA
- 7,4汉明码的编译码原理，用VHDL语言实现的，需要的请下载-Hamming code encoding and decoding of 7,4 principle, using VHDL language and the clear need to download
74hanmingma
- 7，4汉明码的编码和译码程序，用MATLAB语言实现的-7,4 hamming code encoding and decoding process, using the MATLAB language
q7
- Multiple-Choice 7 of the ssd7 about visual c-Multiple-Choice 7 of the ssd7 about visual c++
lift
- （1）用VHDL实现四层电梯运行控制器。 （2）电梯运行锁用一按钮代替（开锁上电），低电平可以运行，高电平不能运行。 （3）每层电梯入口处设有上行、下行请求按钮，电梯内设有乘客到达层次的停站要求开关，高电平有效。 （4）有电梯所处楼层指示灯和电梯上行、下行状态指示灯。 （5）电梯到达某一层时，该层指示灯亮，并一直保持到电梯到达另一层为止。电梯上行或下行时，相应状态指示灯亮。 （6）电梯接收到停站请求后，每层运行2秒，
SevenSegmentDisplay
- VHDL预压7端数码管 利用不同的两种方法实现-7-end digital works two ways to achieve