搜索资源列表
ref-ddr-sdram-vhdl
- 本程序是DDR SDRAM控制器的VHDL程序，由ALTERA 提供-this procedure is DDR SDRAM controller VHDL procedures provided by Altera
SDRAM-VHDL
- SDRAM控制器的VHDL实现，pdf格式，有需要多的，联系我-SDRAM controller VHDL, pdf format, it needs more, Contact
very-good-ok-ref-ddr-sdram-verilog
- Sdr SDRAM控制器参考设计,很好的-Sdr SDRAM controller reference design, very good
SDRAM
- 基于FPGA的SDRAM控制器的设计和实现,还比较好勒.
ref-sdr-sdram-verilog
- sdram控制器的开发程序，还有文档，可以参考以下
ref-sdr-sdram-vhdl
- 标准SDR SDRAM控制器参考设计_verilog_lattice\\sdr_ctrl.v
USB and SDRAM Controller
- 基于CY7C68013A的Slave FIFO和SDRAM控制器
基于SDRAM的图像存储器
- 基于FPGA的SDRAM控制器设计 摘 要：介绍了SDRAM的特点和工作原理，提出了一种基于FPGA的SDRAM控制器设计方法，采用Verilog语言完成的控制器的设计，可以很方便地对SDRAM进行操作。控制器在大容量数据记录仪扩展缓存得到了很好的应用。
sdram_vhd_134
- Xilinx Sdram控制器VHDL源代码-Sound code of Xilinx Sdram Controller based on VHDL
sdram_vhdl_lattice
- lattice sdram 控制器VHDL源代码-Sound code of Lattice Sdram Controller based on VHDL
sdram4m16_L2_42
- 用FPGA实现SDRAM的操作，具体操作见内部说明文件-FPGA SDRAM with the operation of the specific see internal note
ref-sdr-sdram-verilog
- 本代码是用VRILOG语言写的SDRAM的控制器的标准代码,供开发SARM参考.-this code is used to write the language VRILOG SDRAM controller standard code for the development of SARM reference.
SDRAM_DEVICE_OPERATION
- 三星公司SDRAM（K4S643232H-TC/L60 4 Banks x 512K x 32Bit Synchronous DRAM） 器件操作时序，本中文的页码和原英文对应的页码内容相对应-Samsung SDRAM (K4S643232H-TC/L60 4 x 51 Banks 2K x USB Synchronous DRAM) devices operate timing, the pages of the Chinese a
ddr_sdram_controller_vhdl
- ddr_sdram控制器的vhdl代码,里面的地址和数据长度可配置,能满足不同用户的需要.-ddr_sdram controller vhdl code, which addresses and the data length can be configured, meet the needs of different users.
lattice_sdram_source_code
- lattice sdram 控制器的源码，VHDL语言编码 包括仿真文件-lattice sdram controller source code, including VHDL simulation document coding
CommandResponse
- verilog语言写的sdram控制器—命令响应模块代码，经过测试，逻辑正确，可编译，可综合-verilog language written sdram controller-order response to the code, tested, logically correct, compiler, integrated
ddr
- ISE MIG1.6 生成的DDR SDRAM控制器代码（含TESHBENCH）
ref-sdr-sdram-verilog
- sdram的控制器 verilog源码-SDRAM controller Verilog source code
DDR_SDRAM_controller_verilog
- DDR SRAM控制器的verilog完整设计文档（包含有完整的verilog源代码），-DDR SRAM controller complete Verilog design documents (including a complete Verilog source code),
hssdrc.tar
- 高速SDRAM控制器，并提供仿真测试程序和较详细的文档。-High-speed SDRAM controller, and provide simulation testing procedures and more detailed documents.