搜索资源列表

  1. Sdram_Control_2Port

    0下载:
  2. 双端口SDRAM控制器,将SDRAM虚拟成两个端口,已经在ALTER DE2开发板的硬件上验证通过,采用Verilog HDL语言编写。-Dual-port SDRAM controller, SDRAM virtual into two ports, have ALTER DE2 development board hardware verification by using the Verilog HDL language.
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-01
    • 文件大小:11264
    • 提供者:
  1. sdram_2port_FPGA

    0下载:
  2. fpga verilong 带sdram读写 数码管显示 简单易学-fpga verilong
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-01
    • 文件大小:1035264
    • 提供者:胡金星
  1. 5_Gray_Mean_Filter

    0下载:
  2. 均值滤波是典型的线性滤波算法,(Verilog HDL)设计所需的模块有: (1)带PLL的全局时钟管理模块 system_ctrl_pll.v (2)OV7725 COMS Sensor的初始化模块 i2c_timing_ctrl、I2C_OV7725_RGB565_Conofig (3)OV7725 COMS Sensor的视频信号采集模块COMS_Capture_RGB565 (4)SDRAM数据交互控制器S
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-01
    • 文件大小:8895488
    • 提供者:Keyonwho

源码中国 www.ymcn.org